芯片制作工艺流程 一

ptc.JB6  
2M+}o"g  
芯片制作工艺流程 Zt"#'1  
工艺流程 l\/uXP?  
1) 表面清洗
a'%eyN  
    晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。 B,q)<z6<  
zv-9z  
2) 初次氧化 d[\$a4G+  
!
b"2]Qv  
    有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力 yMz dM&a!*  
[t6Y,yo&h4  
氧化技术 oO3X>y{gN  
!C&  ^%a  
干法氧化 Si(固) + O2 à SiO2(固) 3Q#
Tut  
[$DI!%e|  
湿法氧化 Si(固) +2H2O à SiO2(固) + 2H2 "C.cU  
xrZzfg  
干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时，膜厚与时间成正比。SiO2膜变厚时，膜厚与时间的平方根成正比。因而，要形成较 厚的SiO2膜，需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时，因在于OH基在SiO2膜中的扩散系数比O2的大。氧化反应，Si 表面向深层移动，距离为SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。SiO2膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。对其他的透明薄膜，如知道其折射率，也可用公式计算出 .MS41 E!  
J'E?Z0  
(d SiO2) / (d ox) = (n ox) / (n SiO2)。SiO2膜很薄时，看不到干涉色，但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。也可用干涉膜计或椭圆仪等测出。 ?$Dc>  
y&W3CW\:  
SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。(100)面的Si的界面能级密度最低，约为10E+10 --  10E+11/cm –2 .e V -1 数量级。(100)面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。 G@3Jw[t  
   =E$B0^_2RC  
3) CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。 pkE4"M!3=  
工艺流程 P8X59^cJ  
@iU(4eX  
1) 表面清洗 C"0vMUZ  
RhWW61!"  
    晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。 /,yRn31[  
c :2w(BVi  
2) 初次氧化 M1q_gHA  
#Ibpf ,  
    有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力 7.*Mmx~]=  
d3]<'B:nb  
氧化技术 z?Cez*.h>  
6VtN4c.Q  
干法氧化 Si(固) + O2 à SiO2(固) Ck:+F+7_v  
aM4-quaG]  
湿法氧化 Si(固) +2H2O à SiO2(固) + 2H2 cl'wQ1<:   
wu.>'v?y  
干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时，膜厚与时间成正比。SiO2膜变厚时，膜厚与时间的平方根成正比。因而，要形成较 厚的SiO2膜，需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时，因在于OH基在SiO2膜中的扩散系数比O2的大。氧化反应，Si 表面向深层移动，距离为SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。SiO2膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。对其他的透明薄膜，如知道其折射率，也可用公式计算出 2BO&OX|X  
I_Omv{&u  
(d SiO2) / (d ox) = (n ox) / (n SiO2)。SiO2膜很薄时，看不到干涉色，但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。也可用干涉膜计或椭圆仪等测出。 U/A [al  
'A,)PZL9i  
SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。(100)面的Si的界面能级密度最低，约为10E+10 --  10E+11/cm –2 .e V -1 数量级。(100)面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。 ,FwJ0V  
   L%<DLe^P`l  
3) CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。