芯片制作工艺流程 一

y gz6C  
M!o##* *`  
芯片制作工艺流程 %$.3V#?  
工艺流程 H:V2[y8\  
1) 表面清洗 9P+-#B  
    晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。 tVN  
glDu2a,Q  
2) 初次氧化 ~UP[A'9jJ  
C&
(N I  
    有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力 9dx/hFA  
Hquc o  
氧化技术 I=`U7Bis"  
cQ R]le%(  
干法氧化 Si(固) + O2 à SiO2(固) f*?]+rz  
zBzZxK>$  
湿法氧化 Si(固) +2H2O à SiO2(固) + 2H2 GjvOM y  
*Q "wwpl?  
干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时，膜厚与时间成正比。SiO2膜变厚时，膜厚与时间的平方根成正比。因而，要形成较 厚的SiO2膜，需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时，因在于OH基在SiO2膜中的扩散系数比O2的大。氧化反应，Si 表面向深层移动，距离为SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。SiO2膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。对其他的透明薄膜，如知道其折射率，也可用公式计算出 <Zmg#  
gCB |DY  
(d SiO2) / (d ox) = (n ox) / (n SiO2)。SiO2膜很薄时，看不到干涉色，但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。也可用干涉膜计或椭圆仪等测出。 AP?R"%  
g}1B;zGf  
SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。(100)面的Si的界面能级密度最低，约为10E+10 --  10E+11/cm –2 .e V -1 数量级。(100)面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。 G[uK-U  
   m[~y@7AK<  
3) CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。 ,is3&9  
工艺流程 aC8} d  
}C"%p8=HM  
1) 表面清洗 .ypL=~Rp  
*av<E  
    晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。 *&^Pj%DX  
y.mda:$~=  
2) 初次氧化 `EA\u]PwQ  
FpmM63$VN[  
    有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力 HdUQCugxx:  
o,\$ZxSlm  
氧化技术 Q4#m\KK;i9  
l*(8i ^  
干法氧化 Si(固) + O2 à SiO2(固) K7_UP&`=J  
uP)'F
I  
湿法氧化 Si(固) +2H2O à SiO2(固) + 2H2 > PRFWO  
}c,}V  
干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时，膜厚与时间成正比。SiO2膜变厚时，膜厚与时间的平方根成正比。因而，要形成较 厚的SiO2膜，需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时，因在于OH基在SiO2膜中的扩散系数比O2的大。氧化反应，Si 表面向深层移动，距离为SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。SiO2膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。对其他的透明薄膜，如知道其折射率，也可用公式计算出 @e.C"@G  
x}Eg.S   
(d SiO2) / (d ox) = (n ox) / (n SiO2)。SiO2膜很薄时，看不到干涉色，但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。也可用干涉膜计或椭圆仪等测出。 v!~fs)cdE|  
RLjc&WhzXu  
SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。(100)面的Si的界面能级密度最低，约为10E+10 --  10E+11/cm –2 .e V -1 数量级。(100)面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。 i+ ?^8#  
   s%7t"-=&  
3) CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。