芯片制作工艺流程 一

IfHB+H   
(>
THN*i  
芯片制作工艺流程 @\,WJmW  
工艺流程 Jsee8^_~  
1) 表面清洗 0ad
 -4  
    晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。 \`N%77A  
>;S/$  
2) 初次氧化 "]}+QK_  
$42C4I*E  
    有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力 YYFJJ,7?  
|A_yr/f  
氧化技术 `nA_WS  
38IVSK_  
干法氧化 Si(固) + O2 à SiO2(固) bXoj/zek  
<r (Y:2  
湿法氧化 Si(固) +2H2O à SiO2(固) + 2H2 -(FVTWi0
 
41y}n{4n8  
干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时，膜厚与时间成正比。SiO2膜变厚时，膜厚与时间的平方根成正比。因而，要形成较 厚的SiO2膜，需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时，因在于OH基在SiO2膜中的扩散系数比O2的大。氧化反应，Si 表面向深层移动，距离为SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。SiO2膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。对其他的透明薄膜，如知道其折射率，也可用公式计算出 z= p
b<Y@X  
ar
.w'z
 
(d SiO2) / (d ox) = (n ox) / (n SiO2)。SiO2膜很薄时，看不到干涉色，但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。也可用干涉膜计或椭圆仪等测出。 \>NjeMuWU  
|t^7L )&y  
SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。(100)面的Si的界面能级密度最低，约为10E+10 --  10E+11/cm –2 .e V -1 数量级。(100)面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。 L^:+8g  
   jIx5_lFe  
3) CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。 0Zkb}F2-  
工艺流程 k~WX6rEJ  
<lh+mrXm  
1) 表面清洗 2F(zHa  
_K{hq<g  
    晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。 LGq}wxq  
{.tUn`j6V  
2) 初次氧化 &) 7umdSgi  
:&X
y#.un  
    有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力 5KJN](x+  
p(UUH3%W  
氧化技术
CW>f;  
\;x+KD  
干法氧化 Si(固) + O2 à SiO2(固) o >bf7+D  
b]hP;QK`U$  
湿法氧化 Si(固) +2H2O à SiO2(固) + 2H2 n0#HPI"  
Wbc*x  
干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时，膜厚与时间成正比。SiO2膜变厚时，膜厚与时间的平方根成正比。因而，要形成较 厚的SiO2膜，需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时，因在于OH基在SiO2膜中的扩散系数比O2的大。氧化反应，Si 表面向深层移动，距离为SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。SiO2膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。对其他的透明薄膜，如知道其折射率，也可用公式计算出 E!J;bX5  
O.S(H1z<G  
(d SiO2) / (d ox) = (n ox) / (n SiO2)。SiO2膜很薄时，看不到干涉色，但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。也可用干涉膜计或椭圆仪等测出。 Jq)!)={  
AZcWf8  
SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。(100)面的Si的界面能级密度最低，约为10E+10 --  10E+11/cm –2 .e V -1 数量级。(100)面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。 5DKR1z:  
   NZ`W`#{  
3) CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。