帖子
勋章
关注
任务
半导体术语解释 （四） 以加强型NMOS为例，当MOS管的通道长度变短，通道内的横向电场将增加，这使通道内的电子因电场加速所获得的能量上升，尤其是在通道与漏极相接的附近，电子的能量很高。 因为这些电子的能量比其它尚处在在热平衡状态的电子要高，所以称为热电子。所以漏极附近的电子便有机会被这些热电子撞击而提升至导带，而产生许多的电子-电洞。 117) Hot Electron Effect热电子效应 在VLSI的时代 ，Short Channel Device势在必行，而目前一般 Circuit应用上又未打算更改Supply Voltage；如此一来，Vg = Vds = 5V情况下，将造成Impact Ionization（撞击游离化）现象发生于Drain 邻近区域。伴随而生的Electron-Hole pairs(电子电洞对)，绝大部份经由Drain (Electrons) or Sub. (Holes)导流掉。 但基于统计观点，总会有少部份Electrons（i. e. Hot-Electrons)所具Energy，足以克服Si-SiO2 的Barrier Height (能障)，而射入SiO2， 且深陷（Trap）其中。另亦有可能在Hot-Electrons射入过程中打断Si-H键结，而形成Interface Trap于Si-SiO2界面。不论遵循上述二者之任一，均将导致NMOS Performance的退化(Degradation)现象。 118) HPM（hydrochloric acid hydrogen peroxidemixture） HCl+H2O2+DI Water混合液体的简称，常用来去除移动金属离子。 119) HF Hydrofluoric Acid 氢氟酸，常用来去除氧化层的清洗制程。 120) IC (Integrated Circuit )集成电路 集成电路是一九五八年由美国的德卅仪器公司所发明的。它是将一个完整的电子电路处理在一块小小的硅芯片上，然后再以金属联机与外在引线相接，外加陶瓷或塑料包装的装置，由于它能将原本需要许多零件的电子电路集中缩小，因此被称为集成电路。它具备优于传统电子电路的三个特性：体积小、价廉、可靠。 依照其集积化的程度可区分为小型(SSI)、中型(MSI)、大型(LSI)、超大型(VLSI)集成电路 121) Implant离子植入 离子注入：将具有很高能量的杂质离子射入半导体衬底中的掺杂技术，掺杂深度由注入杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的数目(剂量)决定 Ø 掺杂的均匀性好 Ø 温度低：小于600℃ Ø 可以精确控制杂质分布 Ø 可以注入各种各样的元素 Ø 横向扩展比扩散要小得多。 Ø 可以对化合物半导体进行掺杂 122) Inter-Layer Dielectrics 内层介电材料 简称ILD,指第一层金属层与Si底材之间的介电层，我们常用的是BPSG. 123) Impurity杂质 纯粹的硅是金刚石结构，在室温下不易导电。（如图一）。 这时如加入一些B11 或As75取代硅的位置，就会产生"电洞"或 “载子"，加以偏压后就可轻易导电。加入的东西即称为杂质。(图二，图三)。 图一 矿石结构 Si Si | | Si — Si — Si | Si  图二 电洞 Si Si  Ο | Si — B11 — Si | Si 图三 Si Si | | Si — As75 — Si  | • Si 載子 124) Intrinsic Stress 内应力 材质的缺陷与施加与物体的外力，是两个构成物体受应力的主要来源，前者就称为内应(Intrinsic Stress)，后者则称为外应力（Extrinsic Stress）, Intrinsic Stress是薄膜产生龟裂的主要原因，它又分为拉伸应力（Tensile Stress）和挤压应力（Compressive Stress）两种。 125) Ion Implanter 离子植入机 126) Ion Source 离子源 离子植入机中产生所要植入杂质离子的部分，主要由Arc Chamber ,Filament组成，杂质气 体或固体通入Arc Chamber，由Filament产生的电子进行解离而产生离子。 127) IPA 异丙醇 Isopropyl Alcohol的简称，在半导体制造中，用来作为清洗溶剂，常用来擦拭机台操 作面板等，也作为SOG等化学液体的溶剂。 128) Isotropic Etching等向性蚀刻 在蚀刻反应中，除了纵向反应发生外﹒横向反应亦同时发生(见左图)，此种蚀刻即称之为等向性蚀刻，一般化学湿蚀刻多发生此种现象。 干式蚀刻，其蚀刻后的横截面具有异向性蚀刻特性 (Anisotropic)，即可得到较陡的图形（见右图） 129) Latch up:闭锁效应 CMOS组件里的底材、阱及PMOS的漏极与NMOS的源极，在某些条件下，会形成一个如图（1）所示的寄生的pnpn二极管。这种pnpn二极管的电流（I）对 电压（V）的操作曲线则如图。其中图中的IH，为使pnpn二极管处于运作（Acting）状态时所需的最低电流称之为“引发电流（triggering current）”。当I≥IH发生之后，CMOS电路的功能将暂时或永久性的丧失，我们称这个现象为“闭锁（Latch up）”。即，如果CMOS组件的设计或制作不当，这种寄生于CMOS组件里的“pnpn二极管”，有可能处于运作的状态，而影响到CMOS的正常运作。所以在使用CMOS的设计时，务必注意使这个pnpn二极管随时处于“闭”的状态，即I<IH，以防止“闭锁现象”的发生。 防止闭锁的方法很多，最简单的方式就是把CMOS的n阱（内有PMOS）与NMOS彼此间的远离而不发生。不过这将使半导体组件在芯片上的集成度下降，所以并不是很好的方法最普遍防闭锁的方法是“外延硅底材（EPI substrate）” 这种防制方法的原理，是在原本高掺杂的底材上，加上一层轻微掺杂的单晶硅层，已做为CMOS制程的的底材。因此CMOS是直接建筑在低掺杂的EPI层上（不是以往的底材上）的。而高掺杂底材作为接地的板面（ground plane）。假如这层EPI够薄（但要比阱深度厚），则图中的直立的pnp双载子寄生电晶体的电流将不易横向流向寄生的npn电晶体，而流向高掺杂的硅底材（掺杂浓度高导电性好）。因此硅底材接地，寄生pnp和npn的闭锁现象就可以被抑制了。外延单晶硅层的厚度宜薄，这样发生闭锁的引发电流将越高，闭锁将不容易发生，但考虑到EPI层太薄，底材杂质将会进入EPI层，造成浓度的改变，故需严格控制以避免EPI太薄或太厚所带来的问题。 130) Layout布局 Layout：此名词用在IC设计时，是指将设计者根据客户需求所设计的线路，经由CAD(计算机辅助设计)，转换成实际制作IC时，所需要的光罩布局，以便去制作光罩。因为此一布局工作﹒关系到光罩作出后是和原设计者的要求符合，因此必须根据一定的规则，好比一场游戏一样，必须循一定的规则，才能顺利完成﹒而布局完成后的图形便是IC工厂制作时所看到的光罩图形。 131) Lightly Doped Drain 轻掺杂集极 简称LDD，可以防止热电子效应(Hot Electron/Carrier Effect)；方法是采用离子植入法，在 原来的MOS的源极和汲极接近通道的地方，再增加一组掺杂程度较原来n型的源极与汲极为低的n型区。缺点是制程复杂且轻掺杂使S/D串联电阻增大，导致组件操作速度降低。 132) Local Oxidation 区域氧化法 Local Oxidation of Silicon 即区域氧化，简称LOCOS,是Field Oxide一种制作方法,即在有SiN层作为幕罩的情况下让芯片进入炉管进行Field Oxide的制作。 133) Load Lock传送室
用来隔绝反应室与外界大气直接接触，以确保反应室内的洁净，降低反应室受污染的程度。一般用于电浆蚀刻及金属溅镀等具有真空反应室的设备。Load Lock和无Load Lock的差异如下图 系统起初门均关闭 ，其传送芯片的动作为：传送芯片→打开Load Lock A→将芯片放入，关闭，抽真空→打开ˉ，将芯片放入反应室，抽其空→开始蚀刻或溅镀→蚀刻OK→打开，将芯片移至→,关上，抽真空，再破真空→打开Load Lock B→送出芯片→关上′真空→系统恢复起初状。 134) Lot Number批号 批号乃为在线所有材料的"身份证"，key in批号如同申报流动户口，经由SMS 系统藉以管制追踪每批材料的所在站别，并得以查出每批材料的详细相关数据，故为生产过程中的重要步骤。批号为7码，其编排方法如下 :
以此类推 *批号的产生乃于最初投片时由SMS系统自动产生。 135) LPCVD 低压化学气象沉积法 LPCVD 的全名是Low Pressure Chemical Vapor Deposition, 即低压化学气相沉积。 这是一种沉积方法。在IC制程中，主要在生成氮化硅，复晶二氧化硅及非晶硅等不同材料。 136) Mask 光罩；罩幕 在微影的阶段中，必要的线路或MOS电晶体的部分结构，将被印制在一片玻璃片上，这片印有集成电路图形的玻璃片称为光罩（Mask）；在离子植入或LOCOS氧化时，上面会有一层氧化层或SiN层作为幕罩（Mask），以降低离子植入时的通道效应或氧化时的阻挡。 137) MFC（Mass Flow Controller） 质流控制器 简称MFC,是直接测量气体流量的一种装置，常用在流动气体的控制上。主要是由一个质流感应器，一个旁流管及一个可调整阀构成。 180) Micro, Micrometer, Micron微，微米 Micro 为10-6, 1 Micro＝10-6 1 Micrometer＝10-6 m＝1 Micron＝1μm 通常我们说1μ即为10-6 m。 又因为1Å＝10-8 cm＝10-8 m （原子大小） 故1μ＝10,000 Å 约为一万个原子堆积而成的厚度或长度。 139) Mobile Ion Charge 移动性离子电荷 一般出现在热氧化层中，主要来自钠及钾等贱金属杂质，影响到氧化层的电性；这些杂质可以借由在氧化制程中加入适量的HCl来防范。 140) MOS金属半导体 构成IC的晶体管结缸可分为两型一双载子型(bipolar)和MOS(Metal-Oxide-Semiconductor)。双载子型IC的运算速度较快但电力消耗较大，制造工程也复杂，并不是VLSI的主流。 而MOS型是由电场效应晶体管(FET)集积化而成。先在硅上形成绝缘氧化膜之后，再由它上面的外加电极(金属或复晶硅)加入电场来控制某动作，制程上比较简单，也较不耗电，最早成为实用化的是P-MOS，但其动作速度较慢，不久，更高速的N-MOS也被采用。一旦进入VLSI的领域之后﹒NMOS的功率消耗还是太大了，于是由P-MOS及N-MOS组合而成速度更高、电力消耗更少的互补式金氧半导体(CMOS，Complementary MOS) 遂成为主流。 分享到：
|
|||||
