芯片制作工艺流程 一

_GbE^  
)}X5u%woV  
芯片制作工艺流程 oP$kRfXS!<  
工艺流程 (M% ;~y\  
1) 表面清洗 c>Z*/>~  
    晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。 @oH[SWx  
U|fTb0fB  
2) 初次氧化 .1ddv4Hk  
kP,7Li\  
    有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力 ?e
i%RWo  
I5pp "*u  
氧化技术 ]O@"\_}  
_p4}<pG  
干法氧化 Si(固) + O2 à SiO2(固) zv%J=N$G
 
{fG|_+tl3o  
湿法氧化 Si(固) +2H2O à SiO2(固) + 2H2 J@bW^>g*6u  
/(%Ig,<"JC  
干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时，膜厚与时间成正比。SiO2膜变厚时，膜厚与时间的平方根成正比。因而，要形成较 厚的SiO2膜，需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时，因在于OH基在SiO2膜中的扩散系数比O2的大。氧化反应，Si 表面向深层移动，距离为SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。SiO2膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。对其他的透明薄膜，如知道其折射率，也可用公式计算出 rye)qp|  
>rR
f9wO1l  
(d SiO2) / (d ox) = (n ox) / (n SiO2)。SiO2膜很薄时，看不到干涉色，但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。也可用干涉膜计或椭圆仪等测出。 {,V$*  
q,,j',8kq/  
SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。(100)面的Si的界面能级密度最低，约为10E+10 --  10E+11/cm –2 .e V -1 数量级。(100)面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。
Dsb(CoWw  
   W]LQ &f  
3) CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。 _bQL[eXd  
工艺流程 6D*chvNA;  
+{&+L0DfH~  
1) 表面清洗 HU[oR4E  
)q(:eoLDm  
    晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。 rsSue_Q  
RSH/l;ii  
2) 初次氧化 !1-&Y'+  
[#X|+M&u6  
    有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力 |4xo4%BQ>  
W8.j/K:  
氧化技术 j#o3  
rU*q@y Px  
干法氧化 Si(固) + O2 à SiO2(固) 83?1<v0%  
eYDgEM  
湿法氧化 Si(固) +2H2O à SiO2(固) + 2H2 }*-u$=2  
f=oeF]=I"  
干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。干法氧化成膜速度慢于湿法。湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。当SiO2膜较薄时，膜厚与时间成正比。SiO2膜变厚时，膜厚与时间的平方根成正比。因而，要形成较 厚的SiO2膜，需要较长的氧化时间。SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH基等氧化剂的数量的多少。湿法氧化时，因在于OH基在SiO2膜中的扩散系数比O2的大。氧化反应，Si 表面向深层移动，距离为SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。SiO2膜为透明，通过光干涉来估计膜的厚度。这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。对其他的透明薄膜，如知道其折射率，也可用公式计算出 xK!DtR
zsA  
_>Ln@  
(d SiO2) / (d ox) = (n ox) / (n SiO2)。SiO2膜很薄时，看不到干涉色，但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。也可用干涉膜计或椭圆仪等测出。 3B"7VBK{  
S2}Z&X(  
SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。(100)面的Si的界面能级密度最低，约为10E+10 --  10E+11/cm –2 .e V -1 数量级。(100)面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。 Z3n~&!  
   `G0*l|m>  
3) CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。