清华大学提出全存内光计算架构 实现大规模光子神经网络集成

人脑以约20瓦的功耗便能够实现高度并行的感知、推理与学习，为发展高效人工智能提供了重要启示。相比之下，现有人工智能硬件大多沿用冯·诺依曼架构，数据需要在存储器与计算单元之间频繁搬运，成为制约带宽、能效和规模扩展的重要瓶颈。光计算凭借高速传播、天然并行和高维互连等优势，为突破这一限制提供了新的物理路径。然而，现有光神经网络在层间连接与权重重构过程中仍依赖外部光电转换和数字缓存，制约了大规模深层光神经网络的发展。

针对这一问题，清华大学电子工程系方璐教授课题组提出全存内光计算架构FLARE，通过耦合光子腔与电子腔，构建兼具长期记忆和短期记忆的可重构光子神经元，使网络参数和动态激活能够在光子网络内部存储、计算并逐层传递。基于这一架构，研制了单片集成7378个光子记忆神经元的多核FLARE芯片，实现平均7.45秒的长期记忆保持与4GHz的短期动态响应，并构建多层全存内光神经网络，以超低系统能耗实现无人系统自主导航任务。相关研究成果以“全存内光计算”（Fully in-memory photonic computing）为题，发表在《自然·传感》（Nature Sensors）上。

感存算协同，让记忆成为光计算的一部分。FLARE在光子神经元中引入两种不同时间尺度的记忆：长期记忆利用可编程电荷存储保持网络参数，短期记忆则通过瞬态光电调制承载输入和中间激活。两种记忆共同调制光子腔响应，使参数与激活能够直接参与光学运算，并向后续网络传递。由此，记忆不再是独立于计算之外的存储环节，而成为光子神经元感知、计算与连接的内在组成。

为实现光子神经元之间的直接级联，团队通过耦合光子腔与电子腔，使前一层神经元的光学输出能够直接写入并驱动后一层神经元，避免中间光电转换和外部存储访问。在此基础上，团队在单片上集成7378个光子记忆神经元，并通过行列寻址与并行参数写入，在保持神经元独立调控能力的同时，将可编程光子记忆阵列规模较既有方法提升两个数量级。

全光级联，由芯成网构建深层光神经网络。基于FLARE的全光输入输出，多个计算核心可直接级联，组成可重构的深层光神经网络。团队构建了四层全存内光计算网络，协同完成光学加权、池化、非线性激活和决策输出，并开展无人系统智能导航验证。在开放环境仿真场景中，网络直接处理第一视角图像，完成实时环境感知、导航决策与自主探索，系统平均能耗达到61.87阿焦耳/次运算。

FLARE将长期记忆、短期状态与光学计算统一于可重构光子神经元，并进一步实现大规模集成与多层全光级联。通过降低对外部光电转换和数字存储的依赖，全存内光计算有望缓解“存储墙”与“功耗墙”，为构建具备光子优势的大规模深层神经网络、支撑面向真实世界的智能感知与计算提供新的架构基础。

清华大学电子工程系、北京信息科学与技术国家研究中心为论文第一单位。电子系水木学者博士后周天贶（现北京理工大学副教授）、电子系博士生吴蔚为论文共同第一作者，方璐教授为论文通讯作者。

研究得到教育部学科突破先导项目、国家自然科学基金、科学探索奖、中国科协等支持。

论文链接：https://www.nature.com/articles/s44460-026-00123-2