芯片测试新方法

芯片测试新方法
技术实现要素：
本发明的主要目的在于提供一种芯片测试方法及芯片测试模块，旨在缩短测试时间并降低测试成本。
为实现上述目的，本发明提供一种芯片测试方法，包括以下步骤：
对连接于所述芯片的测试模块进行测试；
预设sign-off的值，并根据所述sign-off的值设置测试模块的延时；
根据所述芯片预设的目标频率设置所述测试模块的时钟频率；
判断所述芯片的测试模块在预设的时钟频率下是否正常工作：若所述测试模块在预设时钟频率下能正常工作，则继续对该芯片做完整的测试工作；若所述测试模块在预设的时钟频率下不能正常工作，结束测试。
优选地，所述测试模块的延时的值与所述预设的sign-off的值互为倒数。
优选地，所述测试模块的时钟频率与所述芯片的目标频率相等。
优选地，所述测试模块为连接于所述芯片电路的二分频电路。
优选地，所述方法还包括以下步骤：
所述芯片预设的目标频率设有多个，将所述测试模块根据目标频率由大到小依次进行测试；
所述测试模块的时钟频率根据最大目标频率到最小目标频率依次进行设置；
若测试模块在当前时钟频率下正常工作，则对该芯片进行完整测试；若所述测试在当前时钟频率下无法正常工作，则根据所述目标频率依次减小所述时钟频率，并再次判断所述测试模块是否能正常工作；
若所述测试模块在最小时钟频率下不能正常工作，则结束测试。
本发明还提供一种芯片测试模块，包括连接于所述芯片的测试模块，所述测试模块包括连接于芯片电路的二分频电路，所述二分频电路包括连接于计数器的计时器和延时单元；所述计时器发送时钟频率至所述计数器，所述计数器进行计数、并经延时单元延时后输出计数信号；
所述测试模块还包括比较单元，所述比较单元比较预设输出频率与输出的计数信号的大小，并输出比较结果。
优选地，所述延时单元的延时与预设的sign-off的值互为倒数。
优选地，所述测试模块的时钟频率与所述芯片的目标频率相等。
本发明技术方案通过在设计芯片电路时，增加一个供量产测试时使用的测试模块，在芯片进行量产测试时，先针对该测试模块进行测试，若测试模块的在预设的目标频率下能正常工作，则判断该芯片满足目标频率要求，则可继续对该芯片做完整测试；若测试模块在预设的目标频率下不能正常工作，则判断该芯片为不良芯片，不再做完整测试，减少了测试时间，也降低了测试成本。
附图说明
图1为本发明芯片测试方法流程示意图；
图2为本发明芯片测试模块的结构原理示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面结合附图对本发明进一步说明。
如图1所示，本发明提供一种芯片测试方法，包括以下步骤：
对连接于所述芯片的测试模块进行测试；
预设sign-off的值，并根据所述sign-off的值设置测试模块的延时，根据所述芯片预设的目标频率设置所述测试模块的时钟频率；
判断所述芯片的测试模块在预设的时钟频率下是否正常工作：若所述测试模块在预设时钟频率下能正常工作，则继续对该芯片做完整的测试工作；若所述测试模块在预设的时钟频率下不能正常工作，结束测试。
具体地，sign-off的值在测试时根据设计目标预先设定。
本发明技术方案通过在设计芯片电路时，增加一个供量产测试时使用的测试模块，在芯片进行量产测试时，先针对该测试模块进行测试，若测试模块的在预设的目标频率下能正常工作，则判断该芯片满足目标频率要求，则可继续对该芯片做完整测试；若测试模块在预设的目标频率下不能正常工作，则判断该芯片为不良芯片，不再做完整测试，减少了测试时间，也降低了测试成本。
在一些实施例中，测试模块为连接于所述芯片电路的二分频电路。该二分频电路连接有延时单元，以将测试模块的延时设置到sign-off的临界点。
在具体实施例中，所述测试模块的延时的值与所述预设的sign-off的值互为倒数。具体地，若芯片sign-off的值设为100MHz，则测试模块的延时则为10ns，测试模块的延时设置在具体实施例中可有±0.1ns的误差。
在具体实施例中，测试模块的时钟频率与所述芯片的目标频率相等。若芯片设计目标频率为120 MHz，时钟频率则是120MHz。如果测试模块工作正常，即是测试模块输出频率为60MHz；当输出频率小于60 MHz时，即可判断该芯片为不良芯片，不再对该芯片做完整测试，节约测试时间、测试成本。
在另一些实施例中，所述方法还包括以下步骤：
所述芯片预设的目标频率设有多个，将所述测试模块根据目标频率由大到小依次进行测试；所述测试模块的时钟频率根据最大目标频率到最小目标频率依次进行设置；
若测试模块在当前时钟频率下正常工作，则对该芯片进行完整测试；若所述测试在当前时钟频率下无法正常工作，则根据所述目标频率依次减小所述时钟频率，并再次判断所述测试模块是否能正常工作；若所述测试模块在最小时钟频率下不能正常工作，则结束测试。
当芯片在量产测试时，有时需要筛选出多钟不同频率档次的芯片时，可根据具体需要设置多个目标频率，再根据不同的目标频率筛选出多个档位的芯片分别进行完成测试。具体地，当芯片设计目标分别为100MHz、110MHz和120MHz时，首先根据最大设计目标120MHz预设sign-off的值、设置时钟频率以及延时，判断所有需要测试的芯片是否能正常工作，并将能正常工作的芯片划分为第一档；然后将第一次测试筛选出的无法正常工作的芯片，根据第二设计目标110MHz进行第二次设置后测试，并将该次测试后能正常工作的芯片划分为第二档；最后将第二次筛选后剩下的芯片根据第三设计目标100MHz进行第三次设置并测试，将此次测试后能正常工作的芯片划分为第三档，并将无法正常工作的芯片归为不良芯片。
如图2所示，本发明还提供一种芯片测试模块，包括连接于所述芯片的测试模块，所述测试模块包括连接于芯片电路的二分频电路，所述二分频电路包括连接于计数器1的计时器CLOCK和延时单元2；所述计时器CLOCK发送时钟频率至所述计数器1，所述计数器1进行计数、并经延时单元2延时后输出计数信号；
所述测试模块还包括比较单元(图未示)，所述比较单元比较预设输出频率与输出的计数信号的大小，并输出比较结果。
优选地，所述延时单元2的延时与预设的sign-off的值互为倒数。
优选地，所述测试模块的时钟频率与所述芯片的目标频率相等
应当理解的是，以上仅为本发明的优选实施例，不能因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
传统半导体芯片的测试是通过编写测试程序,操纵自动测试机的测试资源，对待测试芯片进行功能和特性的筛选和表征,进行生产质量的把关以及设计性能的验证。随着摩尔定律的演进，对芯片良率、可靠性等质量要求的持续提高，除了传统的良率测试以外，能够在线进行大量芯片特性数据的收集，用于进行良率提升以及生产质量稳定性管控，成为了一种迫切需求。因此需要对芯片进行测试以获得关于芯片特异性数据的测试结果，然而传统芯片的良率测试和数据的存储，在测试过程中是串行执行的，都是计算在良率测试总时间之内。因此芯片测试形成的测试结果数据过大时其收集测试结果势必严重影响测试总时间，增加良率测试的成本、降低其可操作性。
芯片失效分析实验室介绍，能够依据国际、国内和行业标准实施检测工作，开展从底层芯片到实际产品，从物理到逻辑全面的检测工作，提供芯片预处理、侧信道攻击、光攻击、侵入式攻击、环境、电压毛刺攻击、电磁注入、放射线注入、物理安全、逻辑安全、功能、兼容性和多点激光注入等安全检测服务，同时可开展模拟重现智能产品失效的现象，找出失效原因的失效分析检测服务，主要包括点针工作站（Probe Station）、反应离子刻蚀（RIE）、微漏电侦测系统（EMMI）、X-Ray检测，缺陷切割观察系统（FIB系统）等检测试验。实现对智能产品质量的评估及分析，为智能装备产品的芯片、嵌入式软件以及应用提供质量保证。

查看本帖完整版本: [-- 芯片测试新方法 --] [-- top --]