| 探针台 |
2020-02-14 12:13 |
微电子中英文对照词典（一）
t`B@01;8A
微电子中英文对照词典 DKf(igw
Abrupt junction 突变结 Accelerated testing 加速实验 sJZ2e6?n
x3i}IC
{o a'@2|tN5Qi)PAcceptor 受主 Acceptor atom 受主原子 *47/BLys<
.^Y.oN2T*mAccumulation 积累、堆积 Accumulating contact 积累接触 Ba[,9l[
:N"F3Z,W[Accumulation region 积累区 Accumulation layer 积累层 KO " /
Xaz\SpR ha(g)s半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FAActive region 有源区 Active component 有源元 n_x0007_Z,|8QFi,C/l,V =803rNe
Active device 有源器件 Activation 激活 z,Ac_x0019_]&Wi UN'n~d @~
Activation energy 激活能 Active region 有源（放大）区 love.2icMV IL|Q-e}Ol
f @ eJ8wf]
Admittance 导纳 Allowed band 允带 8`+? J5i_x001D_| { ?9t4>xKn
Alloy-junction device合金结器件 Aluminum(Aluminium) 铝 A, F~*LXm
6X}H}-Y"B0Plove.2ic.cnAluminum – oxide 铝氧化物 Aluminum passivation 铝钝化 e9C OjhX:{"5 9
Ambipolar 双极的 Ambient temperature 环境温度 5I/P v$y&b-l ,NQ!d4 ~D
Amorphous 无定形的，非晶体的 Amplifier 功放 扩音器 放大器 love. MsXw
8D
N ir\Ql7R 0!,u o\`
Analogue(Analog) comparator 模拟比较器 Angstrom 埃 WO.u{vW]'
*I.BD8e 1(@$bsgu2
Sli#qAnneal 退火 Anisotropic 各向异性的 love.2ic.cn*MDlz-V2C}7oM N ,<IomA:q4
Anode 阳极 Arsenic (AS) 砷 \2kLj2!
"["^Dk3d@#|x3c%iAuger 俄歇 Auger process 俄歇过程 ,!_6X9N-h
;|!\N)q_x0019_Yz半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FAAvalanche 雪崩 Avalanche breakdown 雪崩击穿 LW CFCkx%
\v)T'f CAvalanche excitation雪崩激发 R%KF/1;/
9^;wP_x0010__O$B半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FA A1/@KC"&{G
v"]-l_/n3Qlove.2ic.cnBackground carrier 本底载流子 qHZD o[
Background doping 本底掺杂 #csP.z3^y
Backward 反向 UF7h{V})
Backward bias 反向偏置 4V Wh i#Ii~
s'X_x0016_X.zwX#kFm @ >Oa D7
Ballasting resistor 整流电阻 Ball bond 球形键合 ,gw9R9 x_
1P+O3R[ kBZ1)?
e' M&Eh
cCZp6^/<x
g )'~Jsg-
F6}RPk\=i
;p+'?%Y}
u8s!u FGi7 KV=N
I 3q73L<f
wBand 能带 Band gap 能带间隙 -Fd&rq:GB(
-HqERTQrBarrier 势垒 Barrier layer 势垒层 DURWE,W>
)Va6}-AT d o#p%IGG`
A$F*bBarrier width 势垒宽度 Base 基极 'yPKQ/y $x
(G_x0010_z9g(Y*W j;hBase contact 基区接触 Base stretching 基区扩展效应 ES4Wtc)&
dA)tT @6_!b ],S QD3~9
]'NE.f8NBase transit time 基区渡越时间 Base transport efficiency基区输运系数 Dg8@3M T)gulP
Base-width modulation基区宽度调制 Basis vector 基矢 _e@8E6#ce
7y0Y LUML T0I半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FABias 偏置 Bilateraltch 双向开关 _x001D_{ q)}rq%t.m >g<Y H'U{
Binary code 二进制代码Binary compound semiconductor 二元化合物半导体 "\_x0010_]8@4r_x001D_] B,\VLX
Bipolar 双极性的 Bipolar Junction Transistor (BJT)双极晶体管 "a_x0016_Bu;y3R)N_x0010_DVu 0S4BV%7F
Bloch 布洛赫 Blocking band 阻挡能带 67iI wY*8'
ri#l6Ud^/__x0019_m'{Blocking contact 阻挡接触 Body - centered 体心立方 jae9!W i
!qm9n_x0012_|@Body-centred cubic structure 体立心结构 Boltzmann 波尔兹曼 .k[I/z*ns K #+?oFo:
B ^i%S}V K
Bond 键、键合 Bonding electron 价电子 Sy VGm@
7Sr%WOvQ_x0007_{0^%B8nlove.2ic.cnBonding pad 键合点 Bootstrap circuit 自举电路 &O ]i#p2?BR
Bootstrapped emitter follower 自举射极跟随器Boron 硼 [_x0016_pn,_h#M&?$v:n esJ7#Gxt
Borosilicate glass 硼硅玻璃 Boundary condition 边界条件 KZjh<sjX|
T8S8@_x0019_@_x001D_Ep B7alove.2ic.cnBound electron 束缚电子 Breadboard 模拟板、实验板 DBreak down 击穿 Break over 转折 "I[ s A,bR|
g}[2v"S QP%_2m>yhl
Brillouin 布里渊 Brillouin zone 布里渊区 bq E'9GI
3Y8Jy4U7L7L E @ :9|5
(1'DZ xJ&u
m'N AM%$}J
^1[CBuilt-in 内建的 Build-in electric field 内建电场
-qj[ck(y
\Z&s,T/ilove.2ic.cnBulk 体/体内 Bulk absorption 体吸收 %I'V_x0007_o r""rJzFz'
n%{_x0012_\ l ~Y x_ 3
Bulk generation 体产生 Bulk recombination 体复合 /i"hViCrlG
_x0012_MRP6Mw&Lz+G `Burn - in 老化 Burn out 烧毁 _x0012_f*Df8YBuried channel 埋沟 Buried diffusion region 隐埋扩散区 Can 外壳 Capacitance 电容 -R(dF_x001D_xD;H T2Yf7Szp
Capture cross section 俘获截面 Capture carrier 俘获载流子 半导体技术天地~-[`]Q*S(M'h3ai 'V7LL1K^>
Carrier 载流子、载波 Carry bit 进位位 ,m<YS MKX
g_x001D_Zh_x0012_Zp#B_x0007_PjCarry-in bit 进位输入 Carry-out bit 进位输出 (S!UnBb&
n;[ Y$L `
G
-LiGO #U
jUm-!SK}q
rS%[_x0007_j_4mCascade 级联 Case 管壳 tA#$q;S
8D-_ R'K't_x0019_VCathode 阴极 Center 中心 <gwRE{6U
9]aw.bH'RX_x001D_~Ceramic 陶瓷（的） Channel 沟道 {<ShUN
2}+F;R4y#S NTt4sWP!I
D
5r H6*J
y5sH7`2+5
ebChannel breakdown 沟道击穿 Channel current 沟道电流 2G~ {x7/[@
Y z_x0016_`%{ L w80X~
Y_Gd_+o J
y[XD=j
g1F a:h半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FAChannel doping 沟道掺杂 Channel shortening 沟道缩短 XN<!.RCw
_x0012_O| w<H Xe
Rmw=~NP5
Ve(<s
P _!o#e{2|Channel width 沟道宽度 Characteristic impedance 特征阻抗 半导体技术天地[S \ $L^%*DkM
Charge 电荷、充电 Charge-compensation effects 电荷补偿效应 \>5sW8P]H`
8S9a-_W W5hQ7N)C.[ r^
Dm|^f#
Hlove.2ic.cnCharge conservation 电荷守恒 Charge neutrality condition 电中性条件 Q Dn_`c
TU?/xP_x0019_T#ZyCharge drive/exchange/sharing/transfer/storage 电荷驱动/交换/共享/转移/存储 zls^JTE
dx\/l.b @_C]5D^J^~
g 6 >)fNCe`
S` LJE0GKChemmical etching 化学腐蚀法 Chemically-Polish 化学抛光 >2s 6Y
_x0016_J2HgL6klove.2ic.cnChemmically-Mechanically Polish (CMP) 化学机械抛光 Chip 芯片 2H!uTb(? Ek'j eF%M2:&c;
Chip yield 芯片成品率 Clamped 箝位 love.2ic.cn4O_0P_x0010_fN's J920A^)j!
Clamping diode 箝位二极管 Cleavage plane 解理面 '^)'q\v 'k
:I4}#V0m_w,yi半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FAClock rate 时钟频率 Clock generator 时钟发生器 love.2ic.cn)am9?NC5J pl>b 6 |
Clock flip-flop 时钟触发器 Close-packed structure 密堆积结构 Gt*<Awn8
Close-loop gain 闭环增益 Collector 集电极 半;F%fS#@%L 'b.jKkW7
Collision 碰撞 Compensated OP-AMP 补偿运放 *B3f ry
$tA Bmi,ztCommon-base/collector/emitter connection 共基极/集电极/发射极连接 半导r,chip,ic,process,layout,package,FA"Qm-}2A_x001D_b#V_x0012_NB X}Q4;='C-
Common-gate/drain/source connection 共栅/漏/源连接 qA '^b~
_jv(Z#]!Alove.2ic.cnCommon-mode gain 共模增益 Common-mode input 共模输入 J9|&p8^"S&ig C)U4Fr ?E:
Common-mode rejection ratio (CMRR) 共模抑制比 Cus)xV 9\Gk)0
Compatibility 兼容性 Compensation 补偿 T)e2IXGN
Compensated impurities 补偿杂质 ~a_hOKU5
Compensated semiconductor 补偿半导体 &w #+o$Tg
b c $1u
Complementary Darlington circuit 互补达林顿电路 F qJ`d2E
X5\]X.e&xn:sO半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FAComplementary Metal-Oxide-Semiconductor Field-Effect-Transistor(CMOS) $?F_Qsy{d
'X:{U-s9R8x~_x0007_G~互补金属氧化物半导体场效应晶体管 w uM$b/3%s
Complementary error function 余误差函数 MX]#|hEeQ
zN_!c;k ke)hkeComputer-aided design (CAD)/test(CAT)/manufacture(CAM) 计算机辅助设计/ 测试 /制造Compound Semiconductor 化合物半导体 Conductance 电导 +_H6Nsc9z p^Ey6,!8]D
Conduction band (edge) 导带(底) Conduction level/state 导带态
|WaWmp(pQ
,N qK$O /g,
P f1:>H.m`
zY3x&G4oConductor 导体 Conductivity 电导率 \ 6|p8_[e`
Configuration 组态 Conlomb 库仑 -X j4\u3iq4Cm , IhQ %)l
Conpled Configuration Devices 结构组态 Constants 物理常数 UhJS=YvT
lT`QZJ#ZConstant energy surface 等能面 Constant-source diffusion恒定源扩散 _kBm KE
}aj GYContact 接触 Contamination 治污AH ?[ Mc c%&j
Continuity equation 连续性方程 Contact hole 接触孔 oPs asa
g F~ n%Xt9G fP<== DK
D'\ ,$!fyi[;C
p)@%TContact potential 接触电势 Continuity condition 连续性条件 7a_8007$l
L0W_J_x0010_t_x001D_^半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FAContra doping 反掺杂 Controlled 受控的 s[7$%|~W
0M6SaPu}Converter 转换器 Conveyer 传输器 p zRV X8
Z'Dq$~^S9W}O-cY2HCopper interconnection system 铜互连系统Couping 耦合 b6S"&hs
9b3BS"tz;|'qgc :Jyr^0 `J
A KCovalent 共阶的 Crossover 跨交 'bc!f#[(z rWWp P<
Critical 临界的 Crossunder 穿交 r,a#}_x0007_EJ%n;|7j5r (;g/wb:
Crucible坩埚 Crystal defect/face/orientation/lattice 晶体缺陷/晶面/晶向/晶格 M5*Ln-qt(a
*_3ztd*X;dxZulove.2ic.cnCurrent density 电流密度 Curvature 曲率 8cfsl lI
N"{ d0T 8Cwc b
?6*\ M
WS&a9!3;
?_x0019_b/?r0UCut off 截止 Current drift/dirve/sharing 电流漂移/驱动/共享 ,8DC9yM,
*w$li;lC2xlove.2ic.cn grU\2k+{ 4%}iKoT
} l1X V?t*c [
Current Sense 电流取样 Curvature 弯曲 :JBt qpo2
&JG Zc_x0007_IW gCustom integrated circuit 定制集成电路 Cylindrical 柱面的 J_+2]X7n
5yU'{&X? GF@` ~im
p$P半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FACzochralshicrystal 直立单晶 7Bv!hy;C_x001D_X'Ge e lM<S3
Czochralski technique 切克劳斯基技术（Cz法直拉晶体J） 6 [bQ'Ir^8
"p:q_x0019_@2T_x0019_y"}+a'Klove.2ic.cn NfQ QJ@*
$k?WA c]MDangling bonds 悬挂键 Dark current 暗电流 "D_x0007_ii\2^J[Z &iD&C>;pf
Dead time 空载时间 Debye length 德拜长度 Dt`U2R I5j|\ /Ht
De.broglie 德布洛意 Decderate 减速 !*DY dqQ/
W'p(N_x0019_d7X Y,gDecibel (dB) 分贝 Decode 译码 @sa_/LH!K
r ay-sf/H(C半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FADeep acceptor level 深受主能级 Deep donor level 深施主能级 k_1;YO BF
;]R5:LbXS
7lYf+&JZ
UH &1QV
K Fh:w#Z ubDeep impurity level 深度杂质能级 Deep trap 深陷阱 2 .Xx)(>
@6QFF%}$Y nIOSP :'>
G_x0016_?(j'kDefeat 缺陷 半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FAt3XD_x001D_ae)K.a4Y vx$DKQK@l\
Degenerate semiconductor 简并半导体 Degeneracy 简并度 e_x0016_H i n$|#y_x0019_u qs L
Degradation 退化 Degree Celsius(centigrade) /Kelvin 摄氏/开氏温度 7z]0}rF\6I_x0019_w ]/p>p3@1C
Delay 延迟 Density 密度 L8E4|F}
A:h3V_x0016_P;V_x0007_qv0XDensity of states 态密度 Depletion 耗尽 @(6P L^I
\DI_x0012_x ,WsG,Q(K
e_x0016_EW{_x001D_L2b7\d{ ~"bBwPI
b 9h+T O_T@F
Depletion approximation 耗尽近似 Depletion contact 耗尽接触 }t.G.^)GVA_x0012_[ "KCG']DF
Depletion depth 耗尽深度 Depletion effect 耗尽效应 <QgpePyoN
3Q~$K$d \sZDepletion layer 耗尽层 Depletion MOS 耗尽MOS \u6.*w5TI
-t!x_x0019_E ;fQIaE&H
p iJ Bvj
B.YsDepletion region 耗尽区 Deposited film 淀积薄膜 5l,Lp'k
+lA{ Ag_x0019_Z1?P半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FADeposition process 淀积工艺 Design rules 设计规则 C!K&d,M
_x0012_B0SKT%E HOPl0fY$L
O*\h,k半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FADie 芯片（复数dice） Diode 二极管 .LM|@OeaD!
3X8?j#{,wNH%^Dielectric 介电的 Dielectric isolation 介质隔离 )`<&~>qp
7w G8@t)f_x0007_[/D_x001D_M*Rlove.2ic.cnDifference-mode input 差模输入 Differential amplifier 差分放大器 &D |+tu{
Y#ah,b_x0007_]HuKd%A_x0007_ZDifferential capacitance 微分电容 Diffused junction 扩散结 B)d 4]]4\\
non5e)w3@
hBz>E 4mEv
CZ^
,bad
m6Z*^M:XR p2rUDiffusion 扩散 Diffusion coefficient 扩散系数 iG9z9y v_x001D_F9_"Y 7#&Q-3\:
Diffusion constant 扩散常数 Diffusivity 扩散率 love.2ic.cn$@7K(V0t$N O<AGAD
yY.F*j_x0007_x` `S3)uV]I
Diffusion capacitance/barrier/current/furnace 扩散电容/势垒/电流/炉 UZ-pN_!Z:
-?2n1H6Xt [半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FADigital circuit 数字电路 Dipole domain 偶极畴 $WRRCB/A6
/A>nsN?:]
e&R6UWc\8?Dipole layer 偶极层 Direct-coupling 直接耦合 半导体技术天地[ocess,layout,package,FA)R5K%~_x0010_wj)MEc Y#P!<Q>}
Direct-gap semiconductor 直接带隙半导体 Direct transition 直接跃迁 ',D%,N}J
p c<Ud[x.
Discharge 放电 Discrete component 分立元件 00>knCe6
:R*j$KYX0L$Z [k%u$
3s2jl_x001D_F*X8g_x0019_D;?DDissipation 耗散 Distribution 分布 H:Q4!<
8^2J WK0Iag Yw
'" hSX=
Y~r)WV!G
|j1br,i9a rNm_w>bq
k_x0016_rDistributed capacitance 分布电容 Distributed model 分布模型 Oku7&L1
Displacement 位移 Dislocation 位错 I !lR 7%
I4 <_y5
^*w#\_x0016_r,t5W v半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FADomain 畴 Donor 施主 wPz_x0019_M_x0019_Ju NTGWI$
Donor exhaustion 施主耗尽 Dopant 掺杂剂 love.2ic.cn~3s Il_x0019_I0_9C!`_x0019_{ qx 0F*EH|
Doped semiconductor 掺杂半导体 Doping concentration 掺杂浓度 roi,?B_8
_x0012_N&Q_x0010_F)x_x0012_R2a dDouble-diffusive MOS(DMOS)双扩散MOS. t,A=B(W
$ZN@ T' Jl,)"
B/FG3}!B)X6~Drift 漂移 Drift field 漂移电场 ,layout,package,FA_x0010_mm$o%g7D4|,CNT 6 Xn9$C)
Drift mobility 迁移率 Dry etching 干法腐蚀 s,\#Qta nh W Xf[W
Dry/wet oxidation 干/湿法氧化 Dose 剂量 }Q^*Zq9-
_x0019_h w}97`.Kt!n
n!z+v6v.Yd_x001D_Ru8UDuty cycle 工作周期 Dual-in-line package （DIP） 双列直插式封装 zTq"kxn'
T i} ,CB E&g
Dynamics 动态 fU.z_ T[@
Dynamic characteristics 动态属性 e5b_x0007_P_x0010_T;}*l~_x0012_`_x001D_p%|#t [s]
ZT
Dynamic impedance 动态阻抗 + s|[qq7
k P~L)x+ ^FT S'/Q
05j jLM'e
北京芯片半导体实验室：北软检测芯片失效分析实验室，能够依据国际、国内和行业标准实施检测工作，开展从底层芯片到实际产品，从物理到逻辑全面的检测工作，提供芯片预处理、侧信道攻击、光攻击、侵入式攻击、环境、电压毛刺攻击、电磁注入、放射线注入、物理安全、逻辑安全、功能、兼容性和多点激光注入等安全检测服务，同时可开展模拟重现智能产品失效的现象，找出失效原因的失效分析检测服务，主要包括点针工作站（Probe Station）、反应离子刻蚀（RIE）、微漏电侦测系统（EMMI）、X-Ray检测，缺陷切割观察系统（FIB系统）等检测试验。实现对智能产品质量的评估及分析，为智能装备产品的芯片、嵌入式软件以及应用提供质量保证。
|
|