| 探针台 |
2020-02-14 12:13 |
微电子中英文对照词典（一）
4;2uW#dG"
微电子中英文对照词典 g *+>H1}
Abrupt junction 突变结 Accelerated testing 加速实验 O* P.]d
19%i mf
{o a'@2|tN5Qi)PAcceptor 受主 Acceptor atom 受主原子 c'\dFb9a
.^Y.oN2T*mAccumulation 积累、堆积 Accumulating contact 积累接触 SNk=b6`9
:N"F3Z,W[Accumulation region 积累区 Accumulation layer 积累层 E}Uc7G
Xaz\SpR ha(g)s半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FAActive region 有源区 Active component 有源元 n_x0007_Z,|8QFi,C/l,V Dk5 1z@
Active device 有源器件 Activation 激活 z,Ac_x0019_]&Wi SiN0OB
Activation energy 激活能 Active region 有源（放大）区 love.2icMV P?P#RhvA1
f 2&J)dtqz
Admittance 导纳 Allowed band 允带 8`+? J5i_x001D_| { YKK*ER0
Alloy-junction device合金结器件 Aluminum(Aluminium) 铝 Q\sK"~@3
6X}H}-Y"B0Plove.2ic.cnAluminum – oxide 铝氧化物 Aluminum passivation 铝钝化 e9C ]\HvK CN}
Ambipolar 双极的 Ambient temperature 环境温度 5I/P v$y&b-l uHRsFlw
Amorphous 无定形的，非晶体的 Amplifier 功放 扩音器 放大器 love. +k R4E 23:
N ir\Ql7R q{x8_E!L
Analogue(Analog) comparator 模拟比较器 Angstrom 埃 !^G\9"4A
*I.BD8e 4 2ge3>
Sli#qAnneal 退火 Anisotropic 各向异性的 love.2ic.cn*MDlz-V2C}7oM N xxQ;xI 0+]
Anode 阳极 Arsenic (AS) 砷 <qt |d&
"["^Dk3d@#|x3c%iAuger 俄歇 Auger process 俄歇过程 C\hM =%
;|!\N)q_x0019_Yz半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FAAvalanche 雪崩 Avalanche breakdown 雪崩击穿 FW DNpr
\v)T'f CAvalanche excitation雪崩激发 {R{=+2K!|k
9^;wP_x0010__O$B半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FA a(ZcmYzXU
v"]-l_/n3Qlove.2ic.cnBackground carrier 本底载流子 j3ls3H&
Background doping 本底掺杂 4E }Yt$|
Backward 反向 as = fCuJ
Backward bias 反向偏置 4V %
|L=l{g
s'X_x0016_X.zwX#kFm @ + Vdpy (
Ballasting resistor 整流电阻 Ball bond 球形键合 0JujesUw(
1P+O3R[ buHJB*?9
vW@=<aS Z
<9b &<K:
g ;}p
sNFlKQ8)Q
)0k53-h&
u8s!u )D%~` ,#pQ
I J] r^W)O
wBand 能带 Band gap 能带间隙 5 SQ 8}Or3
-HqERTQrBarrier 势垒 Barrier layer 势垒层 l9"s>P U
)Va6}-AT d ZS o)
A$F*bBarrier width 势垒宽度 Base 基极 j B{8u&kz)
(G_x0010_z9g(Y*W j;hBase contact 基区接触 Base stretching 基区扩展效应 f*
wx<
dA)tT @6_!b %\:Wi#w>
]'NE.f8NBase transit time 基区渡越时间 Base transport efficiency基区输运系数 Dg8@3M b| (: [nB
Base-width modulation基区宽度调制 Basis vector 基矢 8H`[*|{'
7y0Y LUML T0I半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FABias 偏置 Bilateraltch 双向开关 _x001D_{ q)}rq%t.m a?oI>8*
Binary code 二进制代码Binary compound semiconductor 二元化合物半导体 "\_x0010_]8@4r_x001D_] 4Wp=y
Bipolar 双极性的 Bipolar Junction Transistor (BJT)双极晶体管 "a_x0016_Bu;y3R)N_x0010_DVu ,<X9 Y2B
Bloch 布洛赫 Blocking band 阻挡能带 M
D#jj3y
ri#l6Ud^/__x0019_m'{Blocking contact 阻挡接触 Body - centered 体心立方 F((4U"
!qm9n_x0012_|@Body-centred cubic structure 体立心结构 Boltzmann 波尔兹曼 .k[I/z*ns #T"4RrR
B yaX
iE_.
Bond 键、键合 Bonding electron 价电子 0PCGDLk8
7Sr%WOvQ_x0007_{0^%B8nlove.2ic.cnBonding pad 键合点 Bootstrap circuit 自举电路 &O 1=v*O.XW`
Bootstrapped emitter follower 自举射极跟随器Boron 硼 [_x0016_pn,_h#M&?$v:n #[[ e n
Borosilicate glass 硼硅玻璃 Boundary condition 边界条件 1{.9uw"2S
T8S8@_x0019_@_x001D_Ep B7alove.2ic.cnBound electron 束缚电子 Breadboard 模拟板、实验板 DBreak down 击穿 Break over 转折 "I[ gnHbb-<i,
g}[2v"S o5)<$P43
Brillouin 布里渊 Brillouin zone 布里渊区 b\5F ]r
3Y8Jy4U7L7L y Wf`rF{
y>ktcuML
bW:!5"_{H
^1[CBuilt-in 内建的 Build-in electric field 内建电场 y<.5xq5_3
\Z&s,T/ilove.2ic.cnBulk 体/体内 Bulk absorption 体吸收 %I'V_x0007_o 5~S5F3
n%{_x0012_\ l |1Z)E+q*:
Bulk generation 体产生 Bulk recombination 体复合 BFt> 9x]T
_x0012_MRP6Mw&Lz+G `Burn - in 老化 Burn out 烧毁 _x0012_f*Df8YBuried channel 埋沟 Buried diffusion region 隐埋扩散区 Can 外壳 Capacitance 电容 -R(dF_x001D_xD;H `
G
kX
Capture cross section 俘获截面 Capture carrier 俘获载流子 半导体技术天地~-[`]Q*S(M'h3ai 6wg^FD_Q
Carrier 载流子、载波 Carry bit 进位位 \}G^\p6?M
g_x001D_Zh_x0012_Zp#B_x0007_PjCarry-in bit 进位输入 Carry-out bit 进位输出 uEx-]F
n;[ [_:nHZb
3iU=c&P
U%/+B]6jP
rS%[_x0007_j_4mCascade 级联 Case 管壳 &9>vl*
8D-_ R'K't_x0019_VCathode 阴极 Center 中心 O&hTNIfi
9]aw.bH'RX_x001D_~Ceramic 陶瓷（的） Channel 沟道 23jwAsSo
2}+F;R4y#S h>bx}$q
7PF%76TO
Y\hBd$lQ~
ebChannel breakdown 沟道击穿 Channel current 沟道电流 %S UQ9\SEs
Y z_x0016_`%{ L /Gfw8g\}
:MDKC /mC
$`'/+ x"%
g1F a:h半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FAChannel doping 沟道掺杂 Channel shortening 沟道缩短 L4l!96]a
_x0012_O| ;GD]dW#
Z #m+ObHK1
-%4,@
x`
P _!o#e{2|Channel width 沟道宽度 Characteristic impedance 特征阻抗 半导体技术天地[S \ t3^& ; &[
Charge 电荷、充电 Charge-compensation effects 电荷补偿效应 9Gz=lc[!7
8S9a-_W W5hQ7N)C.[ HLi%%"'
Hlove.2ic.cnCharge conservation 电荷守恒 Charge neutrality condition 电中性条件 %N_%JK\{@
TU?/xP_x0019_T#ZyCharge drive/exchange/sharing/transfer/storage 电荷驱动/交换/共享/转移/存储 ( u idNq
dx\/l.b 8a"% 0d#
g C9 j|OSgk
S` LJE0GKChemmical etching 化学腐蚀法 Chemically-Polish 化学抛光 '4<1 1(U
_x0016_J2HgL6klove.2ic.cnChemmically-Mechanically Polish (CMP) 化学机械抛光 Chip 芯片 2H!uTb(? Ek'j _Bj":rzY
Chip yield 芯片成品率 Clamped 箝位 love.2ic.cn4O_0P_x0010_fN's |vzl. ^"-
Clamping diode 箝位二极管 Cleavage plane 解理面 PmM3]xVzd
:I4}#V0m_w,yi半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FAClock rate 时钟频率 Clock generator 时钟发生器 love.2ic.cn)am9?NC5J -H-~;EzU
Clock flip-flop 时钟触发器 Close-packed structure 密堆积结构 6-il s3&
Close-loop gain 闭环增益 Collector 集电极 半;F%fS#@%L PTV:IzoW
Collision 碰撞 Compensated OP-AMP 补偿运放 Ef{V p;]
$tA Bmi,ztCommon-base/collector/emitter connection 共基极/集电极/发射极连接 半导r,chip,ic,process,layout,package,FA"Qm-}2A_x001D_b#V_x0012_NB )Bf Aw
Common-gate/drain/source connection 共栅/漏/源连接 YZJyk:H\
_jv(Z#]!Alove.2ic.cnCommon-mode gain 共模增益 Common-mode input 共模输入 J9|&p8^"S&ig g#E-pdY
Common-mode rejection ratio (CMRR) 共模抑制比 Cus)xV ^LzF@{ G
Compatibility 兼容性 Compensation 补偿 h!9ei6
Compensated impurities 补偿杂质 S`Rs 82>
Compensated semiconductor 补偿半导体 &w ]
@fk] ]R
b E&:,oG2M
Complementary Darlington circuit 互补达林顿电路 o3}3p]S\
X5\]X.e&xn:sO半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FAComplementary Metal-Oxide-Semiconductor Field-Effect-Transistor(CMOS) r#mx~OVkk
'X:{U-s9R8x~_x0007_G~互补金属氧化物半导体场效应晶体管 w Y`wSv NU
Complementary error function 余误差函数 .6 ?U @2
zN_!c;k ke)hkeComputer-aided design (CAD)/test(CAT)/manufacture(CAM) 计算机辅助设计/ 测试 /制造Compound Semiconductor 化合物半导体 Conductance 电导 +_H6Nsc9z "tp Sg
Conduction band (edge) 导带(底) Conduction level/state 导带态 ht}wEvv
,N o#1 $q`Z
P B4 }bVjs
zY3x&G4oConductor 导体 Conductivity 电导率 \ ZqO^f*F>h
Configuration 组态 Conlomb 库仑 -X j4\u3iq4Cm R0-j5&^jju
Conpled Configuration Devices 结构组态 Constants 物理常数 y1L,0 ]
lT`QZJ#ZConstant energy surface 等能面 Constant-source diffusion恒定源扩散 ENY+^7
}aj GYContact 接触 Contamination 治污AH ?[ iO;
7t@]-
Continuity equation 连续性方程 Contact hole 接触孔 Pj% |\kbNs
g F~ n%Xt9G %ULr8)R;
D'\ mpJ#:}n
p)@%TContact potential 接触电势 Continuity condition 连续性条件 )wh A<lC
L0W_J_x0010_t_x001D_^半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FAContra doping 反掺杂 Controlled 受控的 ^pk7"l4Xm
0M6SaPu}Converter 转换器 Conveyer 传输器 Ozf@6\/t
Z'Dq$~^S9W}O-cY2HCopper interconnection system 铜互连系统Couping 耦合 Kx JqbLUC
9b3BS"tz;|'qgc h@@=M
A KCovalent 共阶的 Crossover 跨交 'bc!f#[(z ^K@C"j?M/
Critical 临界的 Crossunder 穿交 r,a#}_x0007_EJ%n;|7j5r [}] Q?*_
Crucible坩埚 Crystal defect/face/orientation/lattice 晶体缺陷/晶面/晶向/晶格 BIL Lq8)
*_3ztd*X;dxZulove.2ic.cnCurrent density 电流密度 Curvature 曲率 R*r#E{!V;
N"{ P7/X| M z
,s; Uf F
jrh43
\$ *
?_x0019_b/?r0UCut off 截止 Current drift/dirve/sharing 电流漂移/驱动/共享 iOO)Q\
*w$li;lC2xlove.2ic.cn grU\2k+{ } JAG 7L&{
} l1X iAU@Yg`pt
Current Sense 电流取样 Curvature 弯曲 Xla~Yg
&JG Zc_x0007_IW gCustom integrated circuit 定制集成电路 Cylindrical 柱面的 u u687|Pm
5yU'{&X? 45 >?o
p$P半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FACzochralshicrystal 直立单晶 7Bv!hy;C_x001D_X'Ge !%0 * z
Czochralski technique 切克劳斯基技术（Cz法直拉晶体J） , zY$8y]
"p:q_x0019_@2T_x0019_y"}+a'Klove.2ic.cn :9 ^*
^T
$k?WA c]MDangling bonds 悬挂键 Dark current 暗电流 "D_x0007_ii\2^J[Z Y:a]00&)#Y
Dead time 空载时间 Debye length 德拜长度 Dt`U2R pz>>)c`
De.broglie 德布洛意 Decderate 减速 ~&bq0 (
W'p(N_x0019_d7X Y,gDecibel (dB) 分贝 Decode 译码 C;urBsC
r ay-sf/H(C半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FADeep acceptor level 深受主能级 Deep donor level 深施主能级 A^<iL
\)|hogI|f
P";'jVcR
5XB H$&Td
K Fh:w#Z ubDeep impurity level 深度杂质能级 Deep trap 深陷阱 V "h
+L7T
@6QFF%}$Y J/*`7Pd
G_x0016_?(j'kDefeat 缺陷 半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FAt3XD_x001D_ae)K.a4Y IO-Ow!
Degenerate semiconductor 简并半导体 Degeneracy 简并度 e_x0016_H i n$|#y_x0019_u qs }`~+]9 <
Degradation 退化 Degree Celsius(centigrade) /Kelvin 摄氏/开氏温度 7z]0}rF\6I_x0019_w 0"bcdG<}
Delay 延迟 Density 密度 ?5
7Sk+
A:h3V_x0016_P;V_x0007_qv0XDensity of states 态密度 Depletion 耗尽 g}',(tPMZ
\DI_x0012_x D}X\Ca"h
e_x0016_EW{_x001D_L2b7\d{ Dm<A
^u8
b sL AQE64\"
Depletion approximation 耗尽近似 Depletion contact 耗尽接触 }t.G.^)GVA_x0012_[ /I0%Z+`=
Depletion depth 耗尽深度 Depletion effect 耗尽效应 Ek]'km!
3Q~$K$d \sZDepletion layer 耗尽层 Depletion MOS 耗尽MOS p.?rey<%
-t!x_x0019_E 3/n5#&c\4
p iJ N<injx
B.YsDepletion region 耗尽区 Deposited film 淀积薄膜 )P |),S,;Z
+lA{ Ag_x0019_Z1?P半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FADeposition process 淀积工艺 Design rules 设计规则 oM`0y@QCf
_x0012_B0SKT%E 0KOgw*>_
O*\h,k半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FADie 芯片（复数dice） Diode 二极管 p= } Nn(
3X8?j#{,wNH%^Dielectric 介电的 Dielectric isolation 介质隔离 JcxThZP~
7w G8@t)f_x0007_[/D_x001D_M*Rlove.2ic.cnDifference-mode input 差模输入 Differential amplifier 差分放大器 t{vJM!kdlQ
Y#ah,b_x0007_]HuKd%A_x0007_ZDifferential capacitance 微分电容 Diffused junction 扩散结 a!AA]
jtc]>]6i
@6T/Tdz
!d0kV,F:
m6Z*^M:XR p2rUDiffusion 扩散 Diffusion coefficient 扩散系数 iG9z9y v_x001D_F9_"Y ;MdlwQ$`
Diffusion constant 扩散常数 Diffusivity 扩散率 love.2ic.cn$@7K(V0t$N j# q-^h3H
yY.F*j_x0007_x` 0Z{ZO*rK
Diffusion capacitance/barrier/current/furnace 扩散电容/势垒/电流/炉 B ,epzI
-?2n1H6Xt [半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FADigital circuit 数字电路 Dipole domain 偶极畴 ut7 zVp<"
^3L0w}#
e&R6UWc\8?Dipole layer 偶极层 Direct-coupling 直接耦合 半导体技术天地[ocess,layout,package,FA)R5K%~_x0010_wj)MEc x+@rg];m
Direct-gap semiconductor 直接带隙半导体 Direct transition 直接跃迁 ,1o FPa{?
p W v+?TEP
Discharge 放电 Discrete component 分立元件 oEZdd#*;
:R*j$KYX0L$Z JrRH\+4K
3s2jl_x001D_F*X8g_x0019_D;?DDissipation 耗散 Distribution 分布 wEvVL
8^2J ( 0_2sfS
XuM'_FN`A<
k_n ql8H
|j1br,i9a RdR p.pb8
k_x0016_rDistributed capacitance 分布电容 Distributed model 分布模型 *wB 1 ,U{
Displacement 位移 Dislocation 位错 ]|P iF+
q'Tf,a
^*w#\_x0016_r,t5W v半导体技术天地[Semiconductor Technology World]芯片设计版图工艺制程封装测试wafer,chip,ic,process,layout,package,FADomain 畴 Donor 施主 wPz_x0019_M_x0019_Ju J]pir4&j
Donor exhaustion 施主耗尽 Dopant 掺杂剂 love.2ic.cn~3s Il_x0019_I0_9C!`_x0019_{ q6V> zi
Doped semiconductor 掺杂半导体 Doping concentration 掺杂浓度 LuvY<~u
_x0012_N&Q_x0010_F)x_x0012_R2a dDouble-diffusive MOS(DMOS)双扩散MOS. nk' s_a*Z
$ZN@ CN8Y\<Ar
B/FG3}!B)X6~Drift 漂移 Drift field 漂移电场 ,layout,package,FA_x0010_mm$o%g7D4|,CNT Vb]=B~ ^`
Drift mobility 迁移率 Dry etching 干法腐蚀 s,\#Qta nh l ?n\i]'
Dry/wet oxidation 干/湿法氧化 Dose 剂量 K^<BW(s
_x0019_h N~zdWnSZ@G
n!z+v6v.Yd_x001D_Ru8UDuty cycle 工作周期 Dual-in-line package （DIP） 双列直插式封装 0[?Xxk}s0
T i} fSvM(3Y<Qh
Dynamics 动态 dE{dZ#Jfi
Dynamic characteristics 动态属性 e5b_x0007_P_x0010_T;}*l~_x0012_`_x001D_p%|#t 9 X`Sm}i
Dynamic impedance 动态阻抗 +
&po wy7rR
k P~L)x+ XYOC_.f1
68C%B9.b'
北京芯片半导体实验室：北软检测芯片失效分析实验室，能够依据国际、国内和行业标准实施检测工作，开展从底层芯片到实际产品，从物理到逻辑全面的检测工作，提供芯片预处理、侧信道攻击、光攻击、侵入式攻击、环境、电压毛刺攻击、电磁注入、放射线注入、物理安全、逻辑安全、功能、兼容性和多点激光注入等安全检测服务，同时可开展模拟重现智能产品失效的现象，找出失效原因的失效分析检测服务，主要包括点针工作站（Probe Station）、反应离子刻蚀（RIE）、微漏电侦测系统（EMMI）、X-Ray检测，缺陷切割观察系统（FIB系统）等检测试验。实现对智能产品质量的评估及分析，为智能装备产品的芯片、嵌入式软件以及应用提供质量保证。
|
|