半导体术语解释（二）

45)   Donor 施体
     我们将使原本本征的半导体产生多余电子的杂质，称为施体。如掺入p的情况。
46)   Dopant 掺杂
      在原本本征的半导体里主动的植入或通过扩散的方法将其它的原子或离子掺入进去，达到改变其电性能的方法。如离子植入。
47)   Dopant Drive in 杂质的赶入
     我们离子植入后，一般植入的离子分布达不到我们的要求，我们通过进炉管加高温的方式将离子进行扩散，以达到我们对离子分布的要求，同时对离子植入造成的缺陷进行修复。
48)   Dopant Source掺杂源
我们将通过扩散的方法进行掺杂的物资叫掺杂源，例如将Poly里掺入P的POCl₃我们将其叫
掺杂源。
49) Doping掺入杂质
       为使组件运作，芯片必须掺以杂质，一般常用的有：
1.预置:
     在炉管内通以饱和的杂质蒸气，使芯片表面有一高浓度的杂质层，然后以高温使杂质驱入，扩散;或利用沉积时同时进行预置。
2.离子植入:
先使杂质游离，然后加速植入芯片。
50)   Dosage 剂量
     表示离子数的一个参数。
51)   DRAM, SRAM动态，静态随机存取内存
随机存取记忆器可分动态及静态两种，主要的差异在于动态随机存取内存(DRAM)，在一  段时间(一般是0.5ms~5ms）后，数据会消失，故必须在数据未消失前读取原数据再重写(refresh)，此为其最大缺点，此外速度较慢也是其缺点。而DRAM的最大好处为，其每一记忆单元(bit)只需一个Transistor(晶体管）+一个Capacitor(电容器)，故最省面积，而有最高的密度。而SRAM则有不需重写、速度快的优点，但是密度低，其每一记忆单元(bit)有两类:
1. 需要六个Transistor(晶体管）
2. 2﹒四个Transistor(晶体管）+两个Load resistor(负载电阻)。
由于上述它优缺点，DRAM一般皆用在PC(个人计算机)或其它不需高速且记忆容量大的记忆器，而SRAM则用于高速的中大型计算机或其它只需小记忆容量，如：监视器(Monitor)、打印机(Printer)等周控制或工业控制上。
52)
Drain 汲极

      通过掺杂，使其电性与底材P-Si相反的，我们将其称为汲极与源极。
53)   Drive In 驱入
        离子植入(ion implantation)虽然能较精确地选择杂质数量，但受限于离子能量，无法将杂质打入芯片较深(um级)的区域，因此需借着原子有从高浓度往低浓度扩散的性质，在相当高的温度去进行，一方面将杂质扩散到较深的区域，且使杂质原子占据硅原子位置，产生所要的电性，另外也可将植入时产生的缺陷消除。此方法称的驱入。此法不再加入半导体杂质总量，只将表面的杂质往半导体内更深入的推进。
     在驱入时，常通入一些氧气﹒因为硅氧化时，会产生一些缺陷，如空洞(Vacancy)，这些缺陷会有助于杂质原子的扩散速度。另外，由于驱入是藉原子的扩散，因此其方向性是各方均等，甚至有可能从芯片逸出(out-diffusion)，这是需要注意的
54) Dry Oxidation 干式氧化
在通入的气体中只有氧气与载气，只有氧气与底材发生氧化反应。我们将这种氧化叫干式氧化。
        如我们的Gate-OX，这种方法生成的SiO2质量比较好，但生成速度比较慢。
55)   Dry pump
Ø Dry pump是最基本的真空pump,它是利用螺杆原理来工作的，它主要的特点是可以从大气压下直接开始抽气，所以可以单独使用。
Ø 一般真空度要求不高（E-3torr以下）如CVD及furnace仅使用dry pump即可
Ø 特点：Fewer moving parts
                      Higher Reliability
                     Less complexity
                     High speed


77) Dummy Wafer 挡片
      对制程起一定辅助作用的硅片，区别于产品、控片，一般对其质量要求不是很高。
1）由于炉管的两端温度不稳定，气体的流量不稳定，所以我们在Boat的两端放入不是产品
         的硅片，我们将这样的硅片叫挡片。
       2）离子植入若产品不足，则需补上非产品的硅片，即挡片
78) Electron/Hole电子/电洞
电子是构成原子的带电粒子，带有一单位的负电荷，环绕在原子核四周，形成原子。
电洞是晶体中，在原子核间的共享电子，因受热干扰或杂质原子取代，电子离开原有的位置所遗留下来的"空缺"  因缺少一个电子，无法维持电中性，可视为带有一单位的正电荷。
79) Electrical Breakdown 电崩溃
       当NMOS的沟道缩短，沟道接近汲极地区的载子将倍增，这些因载子倍增所产生的电子，通常吸往汲极，而增加汲极电流的大小，部分电子则足以射入闸氧化层里，而产生的电洞，将流往低材，而产生底材电流；另一部分的电洞则被源极收集，使npn现象加强，热电子的数量增加，足使更多的载子倍增，当超过闸极氧化层的承受能力时，就击穿闸氧化层，我们将这种现象叫电崩溃。
80) Electromigration电子迁移
所谓电子迁移，乃指在电流作用下的金属。此系电子的动量传给带正电的金属离子所造成的。当组件尺寸愈缩小时，相对地电流密度则愈来愈大;当此大电流经过集成电路中的薄金属层时，某些地方的金属离子会堆积起来，而某些地方则有金属空缺情形，如此一来，堆积金属会使邻近的导体短路，而金属空缺则会引起断路。材料搬动主要原动力为晶界扩散。以溅镀法所沉积的Al，经过适当的Anneal之后，通常是以多晶（Poly-Crystalline）形式存在，当导电时，因为电场的影响，Al原子将沿着晶粒界面（Grain-Boundary）移动。
有些方法可增加铝膜导体对电迁移的抗力，例如:加入抗电移能力较强的金属，如Cu

81) Ellipsometer椭圆测厚仪


	.)WEg\|D0Ku

将已知波长的入射光分成线性偏极或圆偏极，照射2003-7-17在待射芯片，利用所得的不同椭圆偏极光的强度讯号，以Fourier分析及 Fresnel方程式，求得待测芯片膜厚与折射率的仪器，称为椭圆测厚仪。简单的结构如下图所示:
82) EM（Electron Migration Test）电子迁移可靠度测试
当电流经过金属导线，使金属原子获得能量，沿区块边界(Grain Boundaries)扩散(Diffusion)，使金属线产生空洞(Void)，甚至断裂，形成失效。


	F(lJ

其对可靠度评估可用电流密度线性模型求出：
AF＝[J(stress)/J(op)]ⁿ×exp[Ea/Kb(1/T(top)-1/T(stress))]


	GNrRc3dr$

TF＝AF×T(stress)

83) Energy能量
能量是物理学的专有名词。


	!J@!2S9

如下图，B比A的电压正l00伏，若在A板上有一电子受B板正电吸引而加速跑到B板，这时电子在B板就比在A板多了100电子伏特的能量。

84) 增强型Enhance MOS：
|V_g|>|V_t|时，处于“开（ON）”的状态，且当|V_g|<|V_t|时，电晶体则在“关（OFF）”的状态。它的通道必须在闸极处于适当的电压下时才会形成。
85) EPI WAFER磊晶芯片
磊晶系在晶体表面成长一层晶体。


	PXtF#,roP

86) Epitaxy 磊晶
       外延附生：一种矿物的结晶附于另一矿物结晶表面的生长，这样两种矿物的结晶基层就会有同样的构造来源
87) EPROM （Erasable-Programmable ROM）电子可程序只读存储器
     MASK ROM内所存的数据是在FAB内制造过程中便已设定好，制造完后便无法改变。就
像任天堂游戏卡内的MASK ROM，存的是金牌玛丽，就无法变成双截龙。而EPROM是在ROM内加一特殊结构叫A FAMDS，它可使ROM内的数据保存。但常紫外光照到它时，它会使ROM内的数据消失，每一个记忆单位都归零。然后工程人员再依程序的规范，用30伏左右的电压将0101…数据灌入每一记忆单位。如此就可灌电压，照紫光，重复使用，存入不同的数据。
    也就是说如果任天堂游戏卡内使用的是EPROM，那么您打腻了金牌玛丽，就把卡匣照紫光，然后灌双截龙的程序进去。卡匣就变成双截龙卡，不用去交换店交换了。
88) ESD静电破坏 Electrostatic Damage静电放电Electrostatic Discharge
自然界的物质均由原子组成，而原子又由质子、中子及电子组成，在平常状态下，物质呈中性，而在日常活动中，会使物质失去电子，或得到电子﹒此即产生一静电，得到     电子的物质为带负静电，失去电子即带正静电。静电大小会随着日常的工作环境而有所不同，如下表所示。

~QPTs1Vk8 活动情形	静电强度（Volt）
~QPTs1Vk8 活动情形	10-20﹪相对湿度	65-95﹪相对湿度
+%K~ 走过地毯 #$2/< 走过塑料地扳 <,/7:n 在椅子上工作 <~w3[i= 拿起塑料活页夹袋 A! HJ 拿起塑料带 5=#d#dDc 工作椅垫摩擦	35,000 12,000 6,000 7,000 20,000 18,000	1,500 250 100 600 1,000 1,500

表l日常工作所产生的静电强度表
当物质产生静电后，随时会放电，若放到电子组件上，例如IC，则会将组件破坏
而使不能正常工作，此即为静电破坏或静电放电。
防止静电破坏方法有二：
¬在组件设计上加上静电保护电路。
-在工作环境上减少静电。例如工作桌的接地线，测试员的静电环，在运送上使用防静电胶套及海绵等等。
89) ETCH蚀刻
在集成电路的制程中，常常需要将整个电路图案定义出来，其制造程序通常是先长出或盖上一层所需要的薄膜，再利用微影技术在这层薄膜上，以光阻定义出所欲制造的电路图案，再利用化学或物理方式将不需要的部份去除，此种去除步骤，便称为蚀刻(ETCH)。
一般蚀刻可分为湿式蚀刻(WET ETCH)，及干式蚀刻 (DRY ETCH) 两种。所谓湿蚀刻乃是利用化学品(通常是酸液)与所欲蚀刻的薄膜，起化学反应，产生气体或可溶性，生成物，达到图案定义的目的。而所谓干蚀刻，则是利用干蚀刻机台产生电浆将所欲蚀刻的薄膜，反应产生气体，由PUMP抽走达到图案定表的目的。

查看本帖完整版本: [-- 半导体术语解释（二） --] [-- top --]

半导体术语解释 （二）

半导体术语解释（二）