首页 -> 登录 -> 注册 -> 回复主题 -> 发表主题
光行天下 -> 光电资讯及信息发布 -> 晶圆测试及芯片测试 [点此返回论坛查看本帖完整版本] [打印本页]

探针台 2019-09-10 13:59

晶圆测试及芯片测试

一、需求目的:1、热达标;2、故障少 y5eEEG6  
二、细化需求,怎么评估样品:1、设计方面;2、测试方面 +w]#26`d  
三、具体到芯片设计有哪些需要关注: h_4*?w  
1、顶层设计 }BC%(ZH6  
2、仿真 9o>D Uc  
3、热设计及功耗 %mmV#vwp  
4、资源利用、速率与工艺 VrRF2(Kn?  
5、覆盖率要求 L/rf5||@  
6、 4x)vy -y  
四、具体到测试有哪些需要关注: A*DN/lG  
1、可测试性设计 L-`V^{R]  
2、常规测试:晶圆级、芯片级 sA?8i:]O:  
3、可靠性测试 j r) M],  
4、故障与测试关系 5c::U=  
5、 'EIe5O p  
'/xynk%)xw  
测试有效性保证; q~> +x?30  
设计保证?测试保证?筛选?可靠性? ]#G s6CsT|  
设计指标?来源工艺水平,模块水平,覆盖率 qj~=qV0p  
op`9(=DJ]  
晶圆测试:接触测试、功耗测试、输入漏电测试、输出电平测试、全面的功能测试、全面的动态参数测试、   模拟信号参数测试。 :8@)W<>%  
晶圆的工艺参数监测dice, t)W=0iEd9  
芯片失效分析13488683602 D@&xj_#\}  
4o}{3 ! m  
*xxk70Cb  
芯片测试:ATE测试项目来源,边界扫描 I^A>YJW  
}=EJM7sM|k  
q!Ek EW\n  
2J t{oh|  
3=n6N TL  
故障种类: iHNQxLkk{:  
缺陷种类: ;wMu  
针对性测试: |1_$\k9Y&  
j.]]VA  
性能功能测试的依据,可测试性设计:扫描路径法scan path、内建自测法BIST-built in self-test ZX&e,X~V  
h.K"v5I*  
-sA&1n"W&5  
3}\z&|  
芯片资源、速率、功耗与特征尺寸的关系; YT8q0BR]  
仿真与误差, GY?u+|Q  
预研阶段 O W.CU=XU  
顶层设计阶段 8lx}0U  
模块设计阶段 2+y wy^  
模块实现阶段 }i^M<A O  
子系统仿真阶段 =aB+|E  
系统仿真,综合和版面设计前门级仿真阶段 E pF9&)  
后端版面设计 +#wVe  
测试矢量准备 s~Ivq+ipr;  
后端仿真 *e [*  
生产 1f+A_k/@  
硅片测试 yFk|8d-|  
顶层设计: T&[6  
书写功能需求说明 .b_ppieNY  
顶层结构必备项 ;N.dzH2yA  
分析必选项-需要考虑技术灵活性、资源需求及开发周期 :2xGfy??  
完成顶层结构设计说明 =SmU ;t>t/  
确定关键的模块(尽早开始) S8AbLl9G@>  
确定需要的第三方IP模块 g5+m]3#t  
选择开发组成员 T+T)~!{%  
确定新的开发工具 V/xXW=  
确定开发流程/路线 ]*zG*.C  
讨论风险 Vfzy BjQ  
预计硅片面积、输入/输出引脚数  开销和功耗 1p~ORQ  
查看本帖完整版本: [-- 晶圆测试及芯片测试 --] [-- top --]

Copyright © 2005-2026 光行天下 蜀ICP备06003254号-1 网站统计