首页 -> 登录 -> 注册 -> 回复主题 -> 发表主题
光行天下 -> 光电资讯及信息发布 -> 晶圆测试及芯片测试 [点此返回论坛查看本帖完整版本] [打印本页]

探针台 2019-09-10 13:59

晶圆测试及芯片测试

一、需求目的:1、热达标;2、故障少 ,6X__Z#rGT  
二、细化需求,怎么评估样品:1、设计方面;2、测试方面  "UreV  
三、具体到芯片设计有哪些需要关注: Io"3wL)2  
1、顶层设计 +_kA&Q(t  
2、仿真 spTz}p^\O  
3、热设计及功耗 Qv`: E   
4、资源利用、速率与工艺 gKcBx6G Q  
5、覆盖率要求 -LT!LBnEkf  
6、 *~YdL7f)J  
四、具体到测试有哪些需要关注: }30Sb &"  
1、可测试性设计 x[$KZGK+GL  
2、常规测试:晶圆级、芯片级 _BY+Tfol  
3、可靠性测试 # S/n3  
4、故障与测试关系 :?j=MV  
5、 YXZP-=fB>i  
+$#<gp"  
测试有效性保证; ^pH8'^n  
设计保证?测试保证?筛选?可靠性? mQ<4(qd)  
设计指标?来源工艺水平,模块水平,覆盖率 0g6sGz=  
XI |k,Ko<  
晶圆测试:接触测试、功耗测试、输入漏电测试、输出电平测试、全面的功能测试、全面的动态参数测试、   模拟信号参数测试。 Dn@ZS_f  
晶圆的工艺参数监测dice, n$XEazUb0N  
芯片失效分析13488683602 G3`9'-2q@c  
pdR\Ne0P*  
@C!&lrf3  
芯片测试:ATE测试项目来源,边界扫描 6Q\|8a  
_WvVF*Q"k  
BgD3P.;[  
\b%c_e  
mj?Gc  
故障种类: SD:D8"8  
缺陷种类: d/jP2uu A  
针对性测试: tc/  
W7'<Jom|?  
性能功能测试的依据,可测试性设计:扫描路径法scan path、内建自测法BIST-built in self-test m< )`@6a/  
NJE*/_S  
Hi=</ Wy;  
54Rp0o tv  
芯片资源、速率、功耗与特征尺寸的关系; +v 3: \#  
仿真与误差, wggB^ }~  
预研阶段 >qOG^{&x  
顶层设计阶段 Axns  
模块设计阶段 j`"!G*Vh  
模块实现阶段 M_Ag *?2I  
子系统仿真阶段 m7y[Y  
系统仿真,综合和版面设计前门级仿真阶段 A.("jb@I  
后端版面设计 J9!/C#Fm  
测试矢量准备 ZLxa|R7  
后端仿真 7 s{vou  
生产 zG<<MR/<  
硅片测试 yc~<h/}#  
顶层设计: P{UV3ZA%  
书写功能需求说明 $l"%o9ICG  
顶层结构必备项 ?RS:I%bL  
分析必选项-需要考虑技术灵活性、资源需求及开发周期 {&>rKCi  
完成顶层结构设计说明 l*z% Jw  
确定关键的模块(尽早开始) u>.a;BO  
确定需要的第三方IP模块 &K60n6q{aQ  
选择开发组成员 ,3 /o7'  
确定新的开发工具 \Z3K ~  
确定开发流程/路线 ObEz0Rj  
讨论风险 [ 5}Q  
预计硅片面积、输入/输出引脚数  开销和功耗 5v)bs\x6  
查看本帖完整版本: [-- 晶圆测试及芯片测试 --] [-- top --]

Copyright © 2005-2026 光行天下 蜀ICP备06003254号-1 网站统计