首页 -> 登录 -> 注册 -> 回复主题 -> 发表主题
光行天下 -> 光电资讯及信息发布 -> 芯片测试及晶圆测试 [点此返回论坛查看本帖完整版本] [打印本页]

探针台 2019-08-16 10:26

芯片测试及晶圆测试

GfAt-huL(  
一、需求目的:1、热达标;2、故障少 ^|6%~jkD5  
二、细化需求,怎么评估样品:1、设计方面;2、测试方面  8@)/a  
三、具体到芯片设计有哪些需要关注: ()}B]?  
1、顶层设计 l-yQ3/:  
2、仿真 Ve,_;<F]S  
3、热设计及功耗 # E'g{.N  
4、资源利用、速率与工艺 A# W%ud4  
5、覆盖率要求 8k$iz@e  
6 TqNEU<S/t  
四、具体到测试有哪些需要关注: _/"m0/,  
1、可测试性设计 \ A\a=A[  
2、常规测试:晶圆级、芯片级 [=Wn7cr  
3、可靠性测试 " }@QL`  
4、故障与测试关系 ex8mA6g  
5 pa&*n=&cL  
C#X0Cn0ln  
测试有效性保证; 0px@3/  
设计保证?测试保证?筛选?可靠性? ?aInn:FE  
设计指标?来源工艺水平,模块水平,覆盖率 +[9~ta|j  
uG\ +`[-{0  
晶圆测试:接触测试、功耗测试、输入漏电测试、输出电平测试、全面的功能测试、全面的动态参数测试、   模拟信号参数测试。 H#8]Lb@@:  
晶圆的工艺参数监测dice /xjHzva^ w  
yV :DR  
22L#\qVkl  
芯片测试:ATE测试项目来源,边界扫描 ;m}lmq,  
N}wi<P:*)  
   J<:qzwh  
故障种类: wO!k|7:Z  
缺陷种类: aWVJx@f  
针对性测试: " *xQN "F  
A%n l@`s,  
性能功能测试的依据,可测试性设计:扫描路径法scan path、内建自测法BIST-built in self-test -OZRSjmY  
rr2'bf<]  
'$~9~90?Z  
芯片资源、速率、功耗与特征尺寸的关系; x~xaE*r  
仿真与误差, SX|b0S,  
n 预研阶段 MpM-xz~  
n 顶层设计阶段 {4&G\2<^^  
n 模块设计阶段 -p`hevRr  
n 模块实现阶段 bL+Hw6;  
n 子系统仿真阶段 b/oJ[Vf  
n 系统仿真,综合和版面设计前门级仿真阶段 m~\BkE/[l  
n 后端版面设计 3|%Q{U  
n 测试矢量准备 mFOuE5  
n 后端仿真 .eW}@1+[;  
n 生产 |_a E~_  
n 硅片测试 .O'S@ %]  
顶层设计: o[^%0uVF  
n 书写功能需求说明 02&mM% #  
n 顶层结构必备项 _ Onsfv  
n 分析必选项-需要考虑技术灵活性、资源需求及开发周期 -MoI{3a  
n 完成顶层结构设计说明 {mF:m5e  
n 确定关键的模块(尽早开始) "8VCXD  
n 确定需要的第三方IP模块 ?<,9X06dP  
n 选择开发组成员 yowvq4e  
n 确定新的开发工具 =35^k-VS  
n 确定开发流程/路线 }4Lv-9s,  
n 讨论风险 TPp%II'*  
n 预计硅片面积、输入/输出引脚数  开销和功耗 !1!;}uzt  
n 国软检测 芯片失效分析中心
查看本帖完整版本: [-- 芯片测试及晶圆测试 --] [-- top --]

Copyright © 2005-2025 光行天下 蜀ICP备06003254号-1 网站统计