首页 -> 登录 -> 注册 -> 回复主题 -> 发表主题
光行天下 -> 光电资讯及信息发布 -> 芯片测试及晶圆测试 [点此返回论坛查看本帖完整版本] [打印本页]

探针台 2019-08-16 10:26

芯片测试及晶圆测试

E(8* pI  
一、需求目的:1、热达标;2、故障少 ?-dX`n  
二、细化需求,怎么评估样品:1、设计方面;2、测试方面 ,l:ORoND  
三、具体到芯片设计有哪些需要关注: = 's(|  
1、顶层设计 <4g{ fT0  
2、仿真 yEhTNBa*h{  
3、热设计及功耗 8L:ji,"  
4、资源利用、速率与工艺 fj;y}t1E]  
5、覆盖率要求 W;!}#o|%s  
6 {^7Hgg  
四、具体到测试有哪些需要关注: 5?3Me59  
1、可测试性设计 q#,f 4P  
2、常规测试:晶圆级、芯片级 H?&Mbw d  
3、可靠性测试 DkvF5c&  
4、故障与测试关系 8{^WY7.'  
5 jw^<IMAG\8  
S/e2P|}  
测试有效性保证; 06c>$1-?  
设计保证?测试保证?筛选?可靠性? j/f?"VEr  
设计指标?来源工艺水平,模块水平,覆盖率 !`,Sfqij  
g" .are'7  
晶圆测试:接触测试、功耗测试、输入漏电测试、输出电平测试、全面的功能测试、全面的动态参数测试、   模拟信号参数测试。 p8h9Ng* &`  
晶圆的工艺参数监测dice ~,oMz<iMV  
=E.t`x=  
|yQZt/*SOZ  
芯片测试:ATE测试项目来源,边界扫描 FrL]^59a  
Z\ja  
   B"TAjB& *  
故障种类: 7!EBH(,z  
缺陷种类: #t: S.A@  
针对性测试: N343qU  
,y 2$cO_>  
性能功能测试的依据,可测试性设计:扫描路径法scan path、内建自测法BIST-built in self-test $_o-~F2i5  
s/q7.y7n{  
g1W.mAA3B  
芯片资源、速率、功耗与特征尺寸的关系; w35J.zn  
仿真与误差, smRE!f*q  
n 预研阶段 T"E6y"D  
n 顶层设计阶段 =u2l. CX  
n 模块设计阶段 J;{N72  
n 模块实现阶段 Sjyoc<Uo  
n 子系统仿真阶段 *n 6s.$p)%  
n 系统仿真,综合和版面设计前门级仿真阶段 S+atn]eU@  
n 后端版面设计 :U3kW8;UMP  
n 测试矢量准备 mpuq 9)6  
n 后端仿真 .<x&IJ /  
n 生产 r&R B9S@*h  
n 硅片测试 Y2ZT.l  
顶层设计: T arIPp  
n 书写功能需求说明 :(!` /#6H  
n 顶层结构必备项 aI6$?wus  
n 分析必选项-需要考虑技术灵活性、资源需求及开发周期 T>x&T9  
n 完成顶层结构设计说明 Po__-xN>Q  
n 确定关键的模块(尽早开始) :Q $K<)[  
n 确定需要的第三方IP模块 )Ch2E|C?=8  
n 选择开发组成员 vq^f}id  
n 确定新的开发工具 &,c``z  
n 确定开发流程/路线 4'`{H@]tb  
n 讨论风险 2jg-  
n 预计硅片面积、输入/输出引脚数  开销和功耗 OWjk=u2Lz  
n 国软检测 芯片失效分析中心
查看本帖完整版本: [-- 芯片测试及晶圆测试 --] [-- top --]

Copyright © 2005-2025 光行天下 蜀ICP备06003254号-1 网站统计