首页 -> 登录 -> 注册 -> 回复主题 -> 发表主题
光行天下 -> 光电资讯及信息发布 -> 芯片制作工艺流程 四 [点此返回论坛查看本帖完整版本] [打印本页]

探针台 2019-08-16 09:15

芯片制作工艺流程 四

vqxTf)ys  
1 扩散技术 TT&!WbA-Hk  
h; unbz  
   向半导体中掺杂的方法有扩散和离子注入法。扩散法是将掺杂气体导入放有硅片的高温炉,将杂质扩散到硅片内一种方法。优点是批量生产,获得高浓度掺杂。杂质扩散有两道工序:预扩散( 又称预淀积 Predeposition ) 和主扩散 ( drive in ) !! K=v7M  
Ri-wbYFaP  
预扩散工序是在硅表面较浅的区域中形成杂质的扩散分布,这种扩散分布中,硅表面杂质浓度的大小是由杂质固溶度来决定的。 %F/tbXy{  
wy&*6>.  
主扩散工序是将预扩散时形成的扩散分布进一步向深层推进的热处理工序。杂质的扩散浓度取决于与温度有关的扩散系数D的大小和扩散时间的长短。硅集成电路工艺中,往往采用硼作为P型杂质,磷作为N型杂质。它们固溶度高,均10 20 cm 3。除此之外,还使用砷和锑等系数小的杂质,这对于不希望产生杂质再分布的场合是有效的。杂质扩散层的基本特性参数是方块电阻RF和结果XjRF可用四探针测量法。Xj可用倾斜研磨 (Angle lapping) 和染色 (staining) 法,(如用HFH3PO4 = 16 使P层黑化),或扩展电阻( spreading resistance) 法来进行评估。倾斜研磨后,经侵蚀的酸溶液蚀刻,将guttering后集积在晶片下半部的析出物凸显出来,显现出密度的轨迹,而在靠晶片的表面附近出现 一段空泛区,经过角度换算,约20um j+ys&pDczm  
   MDCf(LhEH  
8)用热磷酸去除氮化硅层,掺杂磷 (P+5) 离子,形成N型阱 bFx?HM.AGW  
!kKKJ~,;  
9) 退火处理,然后用HF去除SiO2 wYawG$@_  
`")  I[h  
10) 干法氧化法生成一层SiO2层,然后LPCVD沉积一层氮化硅 YvHn~gNPhs  
@+!d@`w:z2  
此时P阱的表面因SiO2层的生长与刻蚀已低于N阱的表面水平面。这里的SiO2层和氮化硅的作用与前面一样。接下来的步骤是为了隔离区和栅极与晶面之间的隔离层。 O@Kr}8^,  
Q Y fS-  
11) 利用光刻技术和离子刻蚀技术,保留下栅隔离层上面的氮化硅层 %E!0,y,:  
^ pR&  
12) 湿法氧化,生长未有氮化硅保护的SiO2层,形成PN之间的隔离区 5Q'R5]?h  
u1kbWbHu(  
13) 热磷酸去除氮化硅,然后用HF溶液去除栅隔离层位置的SiO2,并重新生成品质更好的SiO2薄膜, 作为栅极氧化层。 BZ T%+s;u9  
hg>YOf&RG  
14) LPCVD 沉积多晶硅层,然后涂敷光阻进行光刻,以及等离子蚀刻技术,栅极结构,并氧化生成SiO2保护层。 jH G(d$h  
tE>:kx0*3  
15) 表面涂敷光阻,去除P阱区的光阻,注入砷 (As) 离子,形成NMOS的源漏极。用同样的方法,在N阱区,注入B离子形成PMOS的源漏极。 &\K#UVDyhh  
]- `{kX  
16) 利用PECVD 沉积一层无掺杂氧化层,保护元件,并进行退火处理。 gddGl=rm  
WL~`L!_. A  
17) 沉积掺杂硼磷的氧化层 +]_} \  
Q& \k"X1  
含有硼磷杂质的SiO2层,有较低的熔点,硼磷氧化层(BPSG)加热到800 oC时会软化并有流动特性,可使晶圆表面初级平坦化。 JZ7-? o  
%qv7;E2C  
18) 濺镀第一层金属 0nd<6S+fs  
U\z+{]<<  
利用光刻技术留出金属接触洞,溅镀 +氮化钛++氮化钛等多层金属膜。离子刻蚀出布线结构,并用PECVD在上面沉积一层SiO2介电质。并用SOG (spin on glass) 使表面平坦,加热去除SOG中的溶剂。然后再沉积一层介电质,为沉积第二层金属作准备。 \dMsv1\  
K&h|r`W(  
1 薄膜的沉积方法根据其用途的不同而不同,厚度通常小于1um。有绝缘膜、半导体薄膜、金属薄膜等各种各样的薄膜。薄膜的沉积法主要有利用化学反应的CVD(chemical vapor deposition)法以及物理现象的PVD(physical vapor deposition)法两大类。CVD法有外延生长法、HCVDPECVD等。PVD有溅射法和真空蒸发法。一般而言,PVD温度低,没有毒气问题;CVD温度高,需达到1000 oC以上将气体解离,来产生化学作用。PVD沉积到材料表面的附着力较CVD差一些,PVD适用于在光电产业,而半导体制程中的金属导电膜大多使用PVD来沉积,而其他绝缘膜则大多数采用要求较严谨的CVD技术。以PVD被覆硬质薄膜具有高强度,耐腐蚀等特点。 hv)($;  
+$'/!vN  
2 真空蒸发法(Evaporation Deposition)是采用电阻加热或感应加热或者电子束等加热法将原料蒸发淀积到基片上的一种常用的成膜方法。蒸发原料的分子(或原子)的平均自由程长(10 -4 Pa以下,达几十米),所以在真空中几乎不与其他分子碰撞可直接到达基片。到达基片的原料分子不具有表面移动的能量,立即凝结在基片的表面,所以,在具有台阶的表面上以真空蒸发法淀积薄膜时,一般,表面被覆性(覆盖程度)是不理想的。但若可将Crambo真空抽至超高真空(<10 8  torr),并且控制电流,使得欲镀物以一颗一颗原子蒸镀上去即成所谓分子束磊晶生长(MBEMolecular Beam Epitaxy)。 , $=V  
C!P6Z10+j  
3 溅镀(Sputtering Deposition)所谓溅射是用高速粒子(如氩离子等)撞击固体表面,将固体表面的原子撞击出来,利用这一现象来形成薄膜的技术即让等离子体中的离子加速,撞击原料靶材,将撞击出的靶材原子淀积到对面的基片表面形成薄膜。溅射法与真空蒸发法相比有以下的特点:台阶部分的被覆性好,可形成大面积的均质薄膜,形成的薄膜,可获得和化合物靶材同一成分的薄膜,可获得绝缘薄膜和高熔点材料的薄膜,形成 的薄膜和下层材料具有良好的密接性能。因而,电极和布线用的铝合金(Al-Si, Al-Si-Cu)等都是利用溅射法形成的。最常用的溅射法在平行平板电极间接上高频(13.56MHz)电源,使氩气(压力为1Pa)离子化,在靶材溅射出来的原子淀积到放到另一侧电极上的基片上。为提高成膜速度,通常利用磁场来增加离子的密度,这种装置称为磁控溅射装置(magnetron sputter apparatus),以高电压将通入惰性氩体游离,再藉由阴极电场加速吸引带正电的离子,撞击在阴极处的靶材,将欲镀物打出后沉积在基板上。一般均加磁场方式增加电子的游离路径,可增加气体的解离率,若靶材为金属,则使用DC电场即可,若为非金属则因靶材表面累积正电荷,导致往后的正离子与之相斥而无法继续吸引正离子,所以改为RF电场(因场的振荡频率变化太快,使正离子跟不上变化,而让RF-in的地方呈现阴极效应)即可解决问题。 fe$WR~  
/L 4WWQ5  
19) 光刻技术定出VIA孔洞,沉积第二层金属,并刻蚀出连线结构。然后,用PECVD法氧化层和氮化硅保护层。 WQ]pg "  
3QVng^"B)  
20) 光刻和离子刻蚀,定出PAD位置 PrcM'Q  
Pg36'aTe%j  
21) 最后进行退火处理
查看本帖完整版本: [-- 芯片制作工艺流程 四 --] [-- top --]

Copyright © 2005-2025 光行天下 蜀ICP备06003254号-1 网站统计