芯片测试术语解释

发布:探针台 2020-05-13 16:49 阅读:1709
芯片测试术语解释CP是把坏的Die挑出来,可以减少封装和测试的成本。可以更直接的知道Wafer 的良率。FT是把坏的chip挑出来;检验封装的良率。 A/ hpY a  
现在对于一般的wafer工艺,很多公司多把CP给省了;减少成本。 c-ttds  
CP对整片Wafer的每个Die来测试 jaL$LJV  
而FT则对封装好的Chip来测试。 J]$er0`LY  
CP  Pass 才会去封装。然后FT,确保封装后也Pass p9k4w% ~:  
WAT是Wafer Acceptance Test,对专门的测试图形(test key)的测试,通过电参数来监控各步工艺是否正常和稳定; QR|XV%$  
CP是wafer levelchip probing,是整个wafer工艺,包括backgrindingbackmetalif need),对一些基本器件参数的测试,如vt(阈值电压),Rdson(导通电阻),BVdss(源漏击穿电压),Igss(栅源漏电流),Idss(漏源漏电流)等,一般测试机台的电压和功率不会很高; d"LoK,p#  
FT是packaged chip levelFinal Test,主要是对于这个(CP passedICDevice芯片应用方面的测试,有些甚至是待机测试; n=;';(wR[  
Pass FP还不够,还需要做process qual product qual Ny]'RS-  
CP 测试对Memory来说还有一个非常重要的作用,那就是通过MRA计算出chip level Repair address,通过Laser RepairCP测试中的Repairable die 修补回来,这样保证了yieldreliability两方面的提升。 ;K>{_k f  
CP是对wafer进行测试,检查fab厂制造的工艺水平 0P3j+? N%  
FT是对package进行测试,检查封装厂制造的工艺水平 y @]8Ep  
对于测试项来说,有些测试项在CP时会进行测试,在FT时就不用再次进行测试了,节省了FT测试时间;但是有些测试项必须在FT时才进行测试(不同的设计公司会有不同的要求) Y>(ZsHu  
一般来说,CP测试的项目比较多,比较全;FT测的项目比较少,但都是关键项目,条件严格。但也有很多公司只做FT不做CP(如果FT和封装yield高的话,CP就失去意义了)。 ze*&*csO  
在测试方面,CP比较难的是探针卡的制作,并行测试的干扰问题。FT相对来说简单一点。还有一点,memory测试的CP会更难,因为要做redundancy analysis,写程序很麻烦。 g"TPII$  
`WP@ZSC6  
%_]=i@Y~  
YG-Z.{d5Z  
CP在整个制程中算是半成品测试,目的有2个,1个是监控前道工艺良率,另一个是降低后道成本(避免封装过多的坏芯片),其能够测试的项比FT要少些。最简单的一个例子,碰到大电流测试项CP肯定是不测的(探针容许的电流有限),这项只能在封装后的FT测。不过许多项CP测试后FT的时候就可以免掉不测了(可以提高效率),所以有时会觉得FT的测试项比CP少很多。 **Qe`}E:  
应该说WAT的测试项和CP/FT是不同的。CP不是制造(FAB)测的! d3\OHkM0^  
而CP的项目是从属于FT的(也就是说CP测的只会比FT少),项目完全一样的;不同的是卡的SPEC而已;因为封装都会导致参数漂移,所以CP测试SPEC收的要比FT更紧以确保最终成品FT良率。还有相当多的DHwafer做成几个系列通用的die,在CP是通过trimming来定向确定做成其系列中的某一款,这是解决相似电路节省光刻版的佳方案;所以除非你公司的wafer封装成device是唯()一的,且WAT良率在99%左右,才会盲封的。 (ra:?B  
据我所知盲封的DH很少很少,风险实在太大,不容易受控。 DxE^#=7iH;  
WAT:wafer level 的管芯或结构测试 "sz.v<F0:s  
CP:wafer level 的电路测试含功能 J(3gT }z-  
FT:device level 的电路测试含功能 NvEm,E\|  
%kF TnXHK  
CP=chip probing jc${.?m  
FT=Final Test eL]{#WL  
CP 一般是在测试晶圆,封装之前看,封装后都要FT的。不过bump wafer是在装上锡球,probing后就没有FT |LXrGyk^  
FT是在封装之后,也叫“终测”。意思是说测试完这道就直接卖去做application N |OMj%Uk  
CP用proberprobe cardFThandlersocket ~ >&I^4  
CP比较常见的是room temperature=25度,FT可能一般就是7590 # q0Ub-  
CP没有QA buy-off(质量认证、验收),FT <O <'1uO,  
CP两方面 e6tH/`Uln  
1. 监控工艺,所以呢,觉得probe实际属于FAB范畴 %s~NQ;Y  
2. 控制成本。Financial fate。我们知道FT封装和测试成本是芯片成本中比较大的一部分,所以把次品在probereject掉或者修复,最有利于控制成本 _)HD4,`  
FT: zz7Y/653  
终测通常是测试项最多的测试了,有些客户还要求3温测试,成本也最大。 <^H1)=tlF  
至于测试项呢, Qx6,>'Qk'  
1. 如果测试时间很长,CP和FT又都可以测,像trim项,加在probe能显著降低时间成本,当然也要看客户要求。 s_S<gR  
2. 关于大电流测试呢,FT多些,但是我在probe也测过十几安培的功率mosfet,一个PAD上十多个needle fW_}!`:  
3. 有些PAD会封装到device内部,在FT是看不到的,所以有些测试项只能在CP直接测,像功率管的GATE端漏电流测试Igss v9j4|w  
CP测试主要是挑坏die,修补die,然后保证die在基本的spec内,function well gaLEhf^  
FT测试主要是package完成后,保证die在严格的spec内能够function B[) [fE  
CP的难点在于,如何在最短的时间内挑出坏die,修补die lM@<_=2  
FT的难点在于,如何在最短的时间内,保证出厂的Unit能够完成全部的Function G\'u~B/w  
分享到:

最新评论

我要发表 我要评论
限 50000 字节
关于我们
网站介绍
免责声明
加入我们
联系我们
服务项目
稿件投递
广告投放
人才招聘
团购天下
帮助中心
新手入门
发帖回帖
充值VIP
其它功能
站内工具
清除Cookies
无图版
手机浏览
网站统计
微信
扫一扫,关注光行天下的微信公众号!
微博
扫一扫,关注光行天下的新浪微博!
手机APP
扫一扫,下载安装光行天下的手机APP!
9652202 cyqdesign
主办方:成都光行天下科技有限公司
Copyright © 2005-2024 光行天下 蜀ICP备06003254号-1